[发明专利]内存组件及其制造方法

权利要求书

1.一种内存组件，其特征在于，包含：

一卷标高速缓存阵列；

一前同位性检查单元，配置以接收一地址，并计算与输出一前同位性位，其中该前同位性位是从该地址的所有位计算而得；

一比较器，配置以比较由该卷标高速缓存阵列读取的一卷标与该地址，并输出一读取命中位，其中当该卷标与该地址相同时，该读取命中位为真，而当该卷标与该地址不同时，则该读取命中位为否；以及

一简化的同位性检查单元，配置以接收并执行操作于该前同位性位、该读取命中位以及来自于该卷标高速缓存阵列的一同位性位之上，借以输出一读取同位性位。

2.根据权利要求1所述的内存组件，其特征在于，该简化的同位性检查单元还配置以接收来自于该卷标高速缓存阵列的一有效位，且当该有效位为否时，输出该读取同位性位为否；

其中该简化的同位性检查单元是配置以在当该有效位与该读取命中位为真时，输出该读取同位性位成该前同位性位与该同位性位的一互斥或状态。

3.根据权利要求1所述的内存组件，其特征在于，该前同位性检查单元是配置以在该简化的同位性检查单元与该比较器完成接收一有效位、该卷标、与来自于该卷标高速缓存阵列的该同位性位之前，计算该前同位性位。

4.根据权利要求1所述的内存组件，其特征在于，该前同位性检查单元是配置以不接收该卷标；

其中该简化的同位性检查单元是配置以不接收该卷标。

5.根据权利要求4所述的内存组件，其特征在于，该前同位性位是等同于该地址的该所有位的一互斥或状态。

6.一种内存组件，其特征在于，包含：

一卷标高速缓存阵列，包含：

一第一输出，配置以输出一卷标；

一第二输出，配置以输出一同位性位，其中该同位性位是表示该卷标的一被储存的同位性；以及

一第三输出，配置以输出一有效位，其中该有效位是表示该卷标的一有效状态；

一前同位性检查单元，包含一输入与一输出，其中该输入并未耦合至该卷标高速缓存阵列的该第一输出、该第二输出以及该第三输出中的任何一者；

一比较器，包含：

一第一输入，耦合至该卷标高速缓存阵列的该第一输出；

一第二输入，其中该第二输入被耦合以接收该前同位性检查单元的该输入的一相同位性址；以及

一输出；以及

一简化的同位性检查单元，包含：

一第一输入，耦合至该前同位性检查单元的该输出；

一第二输入，耦合至该卷标高速缓存阵列的该第二输出；

一第三输入，配置于该卷标高速缓存阵列的该第三输出；以及

一输出。

7.根据权利要求6所述的内存组件，其特征在于，该简化的同位性检查单元还包含一第四输入，其中该第四输入耦合至该比较器的该输出；

其中该简化的同位性检查单元是配置以在当该有效位与接收自该第四输入的一读取命中位为真时，输出该同位性位与一前同位性位的一互斥或状态，至该简化的同位性检查单元的该输出，其中该前同位性位是来自于该前同位性单元的该输出。

8.根据权利要求6所述的内存组件，其特征在于，该比较器是配置以比较由该比较器的该第一输入读取的该卷标与由该比较器的该第二输入读取的一地址，以产生一读取命中位，并输出该读取命中位至该比较器的该输出；

其中该前同位性检查单元是配置以计算，接收自该前同位性检查单元的该输入的一地址的一前同位性位，其中该前同位性位是等同于该地址的所有位的一互斥或状态。

9.一种制造内存的方法，其特征在于，包含：

接收一地址；

执行一前同位性检查于该地址上，以产生一前同位性位；

从一卷标高速缓存阵列读取一卷标与一同位性位，其中执行该前同位性检查的步骤是在该读取步骤完成之前加以执行；

比较该卷标与该地址以产生一读取命中位，其中当该卷标与该地址相同时，该读取命中位为真，且当该卷标与该地址不相同时，该读取命中位为否；以及

执行一操作于该前同位性位、该同位性位、以及该读取命中位，以产生一读取同位性位。

10.根据权利要求9所述的制造内存的方法，其特征在于，执行该前同位性检查的步骤完成于一第一时间，而从该卷标高速缓存阵列读取该卷标与该同位性位的步骤完成于一第二时间，该第一时间是在该第二时间之前；

其中该第一时间与该第二时间之间的一差异是大于该比较步骤的一第一设定时间以及执行该操作的步骤的一第二设定时间。