[发明专利]熔丝编程电路和存储器位单元，及由其组成的集成电路和其操作方法

说明书

本申请是分案申请，原申请的申请日是2005年6月21日，申请号是200580026117.6，发明名称是“熔丝编程电路和存储器位单元，及由其组成的集成电路和其操作方法”。

技术领域

本发明一般而言涉及电子装置及集成电路芯片且，更具体而言，涉及用于积体电路电子装置的非易失性、可以电子方式编程的存储器。

背景技术

存在一电子熔丝(于所属领域中有时被称作“eFUSE”)的数个用途和应用，所述用途和应用包括：例如，用于微处理器芯片中的大型高速缓冲存储器的阵列冗余、电子芯片识别、部件编号识别、及热敏二极管校准。于一冗余应用中，例如，自制作中返回的芯片通常需经测试且往往会发现一定百分比的芯片(例如)因所述制作制程中可能出现的随机偶然事故而不良。所述良好、可用芯片的百分比通常被称作“良率”。冗余可允许在所述测试阶段编程一芯片，以便不使用所述芯片的缺陷部分而使用非缺陷的冗余部分，由此增加良率且减少因不可用而必须抛弃的芯片的百分比。电子熔丝的多数应用是以某一方式将所述电子熔丝与一存储器的使用相结合，例如，作为一存储器位单元的部分。例如，于电子芯片识别或部件编号识别中，一电子熔丝可用于“编程”一可由数个存储器位单元组成的非易失性存储器或将信息写至所述非易失性存储器内，且随后可自所述存储器读取所述信息作为一唯一芯片识别符或部件编号识别符。同样，例如，于热敏二极管校准中，一用电子熔丝编程的非易失性存储器可用于保存一测试温度及在所述测试温度下读取的热敏二极管电压。

图1显示一用于写入、存储、及读取一信息位的现有技术存储器位单元。存储器位单元100可包括：一可扫描式触发器或锁存器102的电路、熔丝感应电路104、熔丝编程电路106、及箝位电路108。存储器位单元100还可包括一时钟缓冲器110，时钟缓冲器110可自一单个相位时钟提供一时钟信号112及时钟信号112的一互补114。图2显示另一存储器位单元101，存储器位单元101可使用与图1中所示存储器位单元100使用的单个相位时钟信令相反的两相位时钟信令。存储器位单元101类似于存储器位单元100且可包括：可扫描式触发器或锁存器103、熔丝感应电路104、熔丝编程电路106及箝位电路108。除了锁存器103可由提供时钟信号116(图2中标为φ₁)及其互补117(φ₁b)与时钟信号118(φ₂)及其互补119(φ₂b)的两相位时钟来驱动外，锁存器103的电路可类似于锁存器102的电路。

现在参照图1及图2两者，例如，当通过在其栅极123(“SENSE_FUSE”)处提供一适宜电压关断晶体管121(“M7”)(也称作SENSE_FUSE被设定为“关断”)时，锁存器102、103可独立于所述电路的其余部分(例如，熔丝感应电路104、熔丝编程电路106及箝位电路108)而操作，从而当晶体管121关断时，锁存器102、103被有效地隔离。例如，当晶体管121关断时，锁存器102、103两者中的任何一者均可操作为一可扫描式触发器。例如，可将一既定数量(假定64个)的锁存器102链接在一起，可将一既定锁存器102的输出120(“SOUT”)连接至线内的下一锁存器102的输入122(“SIN”)。然后，锁存器102的链(于此情况下为64个锁存器102)将存储馈送至第一锁存器102的输入122内的一位序列(称作“扫描输入”所述序列)；可将锁存器102的链称作一“扫描链”。于此实例中，由于仅存在64个链接在一起的锁存器102，故仅存储所输入任一序列的最近输入的64个位。

存储器位单元100、101的熔丝编程电路106可包括一熔丝124。例如，可使用如所属领域中已知的在顶部上具有一金属化硅化物层的多晶硅制作熔丝124。可编程存储器位单元100、101，例如，可通过熔断或不熔断熔丝124持久地或非易失性地存储一已扫描输入的序列。例如，可通过提供跨越所述熔丝的充足电压及穿过所述熔丝的充足电流以破坏所述熔丝或改变其电特性(例如，所述熔丝的电阻)来熔断熔丝124。例如，一未熔断熔丝可在熔丝124的端子126与128之间具有一约100ohms的标称电阻，且一熔断熔丝可在端子126与128之间具有一约5,000ohms的标称电阻。然后，例如，一具有一熔断熔丝的存储器位单元100或101可用于非易失性地存储一“0”位，而一具有一未熔断熔丝的存储器位单元100或101可用于非易失性地存储一“1”位(或依据所使用的逻辑表达，反之亦然)。