[发明专利]避免存储器接入延时的系统和方法

权利要求书

1.一种用于与系统总线上的其他代理进行通信的微处理器，所述微处理器是耦合到所述系统总线上的一个代理，所述微处理器包括：

高速缓存存储器；以及

总线接口单元，所述总线接口单元与所述高速缓存存储器相耦合，并与所述系统总线相耦合，所述总线接口单元用于：

从与所述系统总线相耦合的另一个代理接收交易，以便从存储器地址读取数据；

判断所述高速缓存存储器是否以独占状态将数据保持在存储器地址；以及

当所述高速缓存存储器以独占状态将所述数据保持在存储器地址时，在系统总线上声明选择修改的信号，将所述系统总线上的数据提供给其他的代理。

2.根据权利要求1所述的微处理器，其中，当以共享状态保持数据时，所述微处理器是耦合到所述系统总线，在所述交易期间能够声明选择修改的信号的唯一代理，其中所述总线接口单元还用于：

判断所述高速缓存存储器是否以共享状态将数据保持在所述存储器地址；以及

当所述高速缓存存储器以共享状态将数据保持在所述存储器地址时，在所述系统总线上声明所述选择修改的信号，并将所述数据在所述系统总线上提供给所述其他的代理。

3.根据权利要求1所述的微处理器，其中，所述总线接口单元还用于：

从与所述系统总线相耦合的另一个代理接收交易，以便从第二存储器地址读取第二数据，以及使包括所述第二数据的高速缓存行无效；

判断所述高速缓存存储器是否以独占状态将所述第二数据保持在所述第二存储器地址；以及

当所述高速缓存存储器以独占状态将所述第二数据保持在所述第二存储器地址时，在所述系统总线上声明所述选择修改的信号，并将所述第二数据在所述系统总线上提供给所述其他的代理以及使所述高速缓存行无效。

4.根据权利要求1所述的微处理器，其中，所述总线接口单元还用于：

判断所述其他的代理是不是优先代理；以及

当所述高速缓存存储器以独占状态将所述数据保持在所述存储器地址并且所述其他的代理不是优先代理时，在所述系统总线上声明所述选择修改的信号，并将所述数据在所述系统总线上提供给所述其他的代理；以及

当所述高速缓存存储器以独占状态将所述数据保持在所述存储器地址并且所述其他的代理是优先代理时，在所述系统总线上声明命中信号，并且抑制将所述数据在所述系统总线上提供给所述其他的代理。

5.根据权利要求4所述的微处理器，其中，所述优先代理包括芯片组，所述芯片组更包括以下设备或其结合：

与所述优先代理相耦合的系统存储器；以及

与所述优先代理相耦合的总线控制的外围设备。

6.一种系统，包括：

系统总线；以及

多个代理，所述多个代理耦合到所述系统总线，其中，所述多个代理中的至少一个是微处理器，所述微处理器包括：

高速缓存存储器；以及

总线接口单元，所述总线接口单元耦合到所述高速缓存存储器，并耦合到所述系统总线，所述总线接口单元用于：

从耦合到所述系统总线的其余多个代理中的一个接收交易，以便从存储器地址读取数据；

判断所述高速缓存存储器是否以独占状态将所述数据保持在所述存储器地址；以及

当所述高速缓存存储器以独占状态将所述数据保持在所述存储器地址时，在系统总线上声明选择修改的信号，将数据在所述系统总线上提供给其他的代理。

7.根据权利要求6所述的系统，其中，当以共享状态保持数据时，所述微处理器耦合到所述系统总线，在所述交易期间能够声明选择修改的信号的唯一代理，其中所述总线接口单元还用于：

判断所述高速缓存存储器是否以共享状态将数据保持在所述存储器地址；以及

当所述高速缓存存储器以共享状态将数据保持在所述存储器地址时，在所述系统总线上声明所述选择修改的信号，并将所述数据在所述系统总线上提供给所述其他的代理。