[发明专利]避免存储器接入延时的系统和方法

说明书

技术领域

概括地说，本发明涉及高速缓存存储器领域，具体地说，本发明涉及保持一个系统中多个高速缓存存储器之间的相干性。

背景技术

相应于计算机系统中处理器要求接入其自身高速缓存存储器的时间的增长，该处理器接入系统存储器的时间已随之增长。因此，需要一种降低系统性能的这一差异影响的方法。

发明内容

在一个方面，本发明提供了一种用于与一个系统总线上的其他代理进行通信的微处理器。该微处理器包括高速缓存存储器和总线接口单元，该总线接口单元与高速缓存存储器相耦合，并与系统总线相耦合。总线接口单元用于从与系统总线相耦合的另一个代理接收交易(transaction)，以便从存储器地址读取数据。总线接口单元也用于判断高速缓存存储器是否以独占状态将数据保持在存储器地址。总线接口单元还用于，当高速缓存存储器以独占状态将数据保持在存储器地址时，在系统总线上声明选择修改(hit-modified)的信号，并在系统总线上将数据提供给其他的代理。

在另一方面，本发明提供了一种系统。该系统包括：系统总线，以及耦合到该系统总线的多个代理。多个代理中的至少一个是微处理器。该微处理器包括高速缓存存储器和总线接口单元，总线接口单元耦合到高速缓存存储器，并耦合到系统总线。总线接口单元用于从耦合到系统总线的其他多个代理中的一个接收交易，以便从存储器地址读取数据。总线接口单元还用于判断高速缓存存储器是否以独占状态将数据保持在存储器地址。总线接口单元还用于，当高速缓存存储器以独占状态将数据保持在存储器地址时，在系统总线上声明选择修改的信号，并且，将数据在系统总线上提供给其他的代理。

在另一方面，本发明提供了一种避免系统中接入系统存储器的延时的方法，其中，该系统包括微处理器，微处理器具有高速缓存存储器，并且该微处理器用于与系统总线上的其他代理进行通信。该方法包括：微处理器在系统总线上从其他代理中的一个接收交易，以便从存储器地址读取数据。该方法还包括：微处理器判断高速缓存存储器是否以独占状态将数据保持在存储器地址。该方法还包括：当高速缓存存储器以独占状态将数据保持在存储器地址时，微处理器在系统总线上声明选择修改的信号，并且在系统总线上将数据提供给其他的代理。

从上文的描述中可以看出，使用本发明的方法和系统，当高速缓存存储器以独占状态将数据保持在存储器地址时，通过在系统总线上声明选择修改的信号，一个代理可以直接从总线读取由高速缓存提供的高速缓存行，从而，避免了由其他代理接入系统存储器造成的延时。

附图说明

图1是示出了根据本发明具有系统总线以及与该系统总线相耦合的多个总线中控器或者总线代理的计算系统的方框图。

图2是示出了图1中的系统的常规操作模式的流程图。

图3和图4是示出了本发明所述图1中系统的操作模式的流程图，即根据本发明一个实施例降低获得与常规操作模式有关的独有数据或在另一个实施例中为共享数据所需要的时间量。

具体实施方式

图1是示出了根据本发明的计算系统100的方框图，计算系统100具有系统总线108，以及与系统总线100相耦合的多个总线中控器102A-D或者总线代理102A-D。总线代理102包括一个或多个处理器102A-C以及芯片组102D，在图1所示的例子中有三个处理器。每一个总线代理102都具有总线接口单元106，用做处理器102A-C到总线108的接口。具体地说，总线接口单元106在总线108上生成交易，并在总线108上对交易做出响应。处理器102A-C共享经由存储器总线与芯片组102D相耦合的系统存储器112。总线控制的外围设备114也通过外围总线耦合到芯片组。外围设备114可以直接接入系统存储器112，并且，芯片组102D在系统总线108上反映这些接入。

每个处理器102都具有高速缓存存储器104，用于对来自系统存储器112的数据进行高速缓存。系统100的代理102使用侦听协议(snooping propocol)来保持高速缓存相干性。总线108包括对在总线108上发起交易的总线代理102进行标识的信号。总线108还包括HIT信号，如果处理器102A-C以共享或者独占状态将指定的高速缓存行保存在其高速缓存104中，则处理器102A-C为了响应总线108上的读取或者读取无效的交易将会声明该HIT信号。总线108还包括HITM信号，如果处理器102A-C以修改状态将指定的高速缓存行保存在其高速缓存104，则处理器102A-C为了响应总线108上的读取或者读取无效的交易将会声明该HITM信号。