[发明专利]浅沟槽隔离结构形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种浅沟槽隔离结构形成方法。

背景技术

随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如FLASH(闪存)、LOGIC(逻辑器件)、或者CMOS集成电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。

浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：在依次形成有衬垫氧化层和刻蚀停止层的衬底内形成贯穿所述衬垫氧化层和刻蚀停止层的浅沟槽，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在刻蚀停止层表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层，去除衬垫氧化层和刻蚀停止层。

但是，随着半导体工艺的进一步发展，浅沟槽隔离结构通常需要形成在尺寸较大的衬底的多个位置，例如在300mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构，或者在450mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构。如图1所示，包括：形成在所述衬底100边缘区域I的浅沟槽隔离结构102和形成在中心区域II的浅沟槽隔离结构102。由于衬底的面积较大且半导体工艺的缺陷，使得形成在边缘区域I的浅沟槽隔离结构102与形成在中心区域II的浅沟槽隔离结构102高度不一致，从而使得后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。

发明内容

本发明解决的问题是形成边缘区域与中心区域高度差较小的浅沟槽隔离结构。

为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；平坦化所述介质层直至暴露出刻蚀停止层。

与现有技术相比，本发明具有以下优点：通过形成与所述刻蚀停止层的厚度差与互补的衬垫氧化层，使得后续形成的刻蚀停止层具有平坦的表面，在平坦化介质层工艺中，形成位于中心区域厚度与位于边缘区域厚度差较小的浅沟槽隔离结构，同时，本发明形成的衬垫氧化层比较致密，与后续形成在其表面的刻蚀停止层应力较小。

附图说明

图1是现有形成的浅沟槽隔离结构示意图；

图2至图5为现有形成的浅沟槽隔离结构过程示意图；

图6为本发明浅沟槽隔离结构形成方法流程示意图；

图7至图13为本发明浅沟槽隔离结构形成方法流程示意图。

具体实施方式

由背景技术可知，随着半导体工艺的发展，在较大的半导体衬底(300mm或者450mm)上形成浅沟槽隔离结构时，位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致，从而导致后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。

为此，本发明的发明人经过对现有工艺形成浅沟槽隔离结构进行仔细的研究，通过大量的实验发现造成位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致的原因为：现有工艺通常采用氮化硅作为刻蚀停止层，而形成氮化硅刻蚀停止层的工艺为低压化学气相沉积(LPCVD)工艺，由于低压化学气相沉积工艺的限制，位于半导体衬底边缘区域I的刻蚀停止层与中心区域II的刻蚀停止层具有厚度差异，上述刻蚀停止层具有厚度差异导致位于边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。

具体地，请参考图2，在有衬垫氧化层110的半导体衬底110上形成刻蚀停止层120，由于半导体沉积工艺限制，位于衬底边缘区域I的刻蚀停止层120与中心区域II的刻蚀停止层120具有厚度差异。

请参考图3，形成贯穿所述衬垫氧化层110和刻蚀停止层120的浅沟槽101。具体工艺可以选用现有的浅沟槽形成，例如在刻蚀停止层120上形成与浅沟槽101对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀衬垫氧化层110、刻蚀停止层120和衬底100，形成浅沟槽101。