[发明专利]半导体基板的制造方法及半导体结构的制造方法

说明书

技术领域

本发明是有关于一种半导体基板的制造方法及半导体结构的制造方法，且特别是有关于一种具有贯孔的半导体基板的制造方法及半导体结构的制造方法。

背景技术

在半导体基板的制作过程中，请参照图1A至1K，其绘示传统半导体结构的制造方法示意图。首先，如图1A所示，以微影工艺(photolithography)形成盲孔(blind hole)12于基材14上，盲孔12延伸至基材14的第一面16。然后，如图1B所示，形成导电层18于基材14的第一面16及盲孔12内；然后，如图1C所示，形成介电材料20填满盲孔12及覆盖导电层18。然后，如图1D所示，以磨削(grinding)方式移除位于基材14的第一面16的介电材料20及导电层18，以露出基材14的第一面16。然后，如图1E所示，以微影工艺形成环状盲孔22环绕位于盲孔12内的孔导电层18a。然后，如图1F所示，形成介电材料24填满环状盲孔22覆盖导电层18露出的基材14的第一面16。然后，如图1G所示，以磨削方式移除位于基材14的第一面16的介电材料24，以露出基材14的第一面16。然后，如图1H所示，以微影工艺于二孔导电层18a之间形成环状盲孔26，其中环状盲孔26延伸至基材14的第一面16。然后，如第1I图所示，基材14以第一面16贴附于载板28上。然后，如图1J所示，从相对于第一面16的第二面30，磨削基材14，以露出孔导电层18a及环状盲孔26。然后，如图1K所示，移除被环状盲孔26环绕的孤立基材14a(绘示于图1J)，以露出贯孔32。然后，可设置芯片于贯孔32内并形成至少一层电路结构，以形成半导体结构。

然而，上述步骤中，需要至少三道磨削步骤及至少三道微影工艺，导致制作时间长、生产效率差。

发明内容

本发明有关于一种半导体基板的制造方法及半导体结构的制造方法，可减少执行磨削步骤的次数及减少微影工艺的次数，以节省制作时间、提升生产效率。

根据本发明的第一方面提出一种半导体基板的制造方法。制造方法包括以下步骤：提供一基材，基材具有一第一贯孔(through hole)及相对的一第一面与一第二面；压合(laminating)一介电结构于基材上，其中介电结构包括一第一子介电结构、一第二子介电结构及一贯孔介电结构，第一子介电结构形成于第一面、第二子介电结构形成于第二面且贯孔介电结构形成于第一贯孔内；形成一第二贯孔至少贯穿贯孔介电结构；以及，形成一导电材料于第二贯孔内。

根据本发明的第二方面提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一基材，基材具有一组件贯孔、一第一贯孔及相对的一第一面与一第二面；设置该基材于一载板上；设置一半导体组件于组件贯孔内，其中半导体组件具有一接垫且半导体组件邻近于载板；移除载板；压合一第一介电结构于基材上，其中第一介电结构包括一第一子介电结构、一第二子介电结构及一贯孔介电结构，第一子介电结构形成于第一面、第二子介电结构形成于第二面且贯孔介电结构形成于第一贯孔内；形成一第二贯孔至少贯穿贯孔介电结构，其中贯孔介电结构具有对应第二贯孔的一第一内侧壁；形成一第一开孔于第二子介电结构，其中半导体组件的接垫从第一开孔露出；形成一图案化导电层于第一子介电结构、第一内侧壁及第二子介电结构上。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A至1K绘示传统半导体结构的制造方法示意图。

图2绘示依照本发明第一实施例的半导体基板的制造方法流程图。

图3A至3D绘示依照本发明第一实施例的半导体基板的制造示意图。

图4A至4B绘示依照本发明第一实施例的半导体结构的制造方法流程图。

图5A至5M绘示依照本发明第一实施例的半导体结构的制造示意图。

图6绘示图5A的基材的上视图。

图7绘示本发明一实施例中半导体组件的另一种设置型态示意图。

图8绘示依照本发明第二实施例中黏胶的另一种形成型态示意图。

图9A至9B绘示依照本发明第三实施例的半导体结构的制造示意图。

图10绘示依照本发明第三实施例中黏胶的另一种形成型态示意图。

主要组件符号说明：

12：盲孔

14、102、202：基材

14a：孤立基材

16、106、206：第一面

18：导电层

18a：孔导电层

20、24：介电材料

22、26：环状盲孔