[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，特别地涉及一种具有热稳定性镍硅化物的新型金属氧化物半导体场效应晶体管(MOSFET)结构及其制造方法。

背景技术

MOS存储器是VLSI典型代表产品，发展异常迅猛，产品不断更新。MOS存储器最主要产品是随机存取存储器(RAM)，分为靠双稳态电路存储信息的静态随机存取存储器(SRAM)，以及靠电容存储信息的动态随机存取存储器(DRAM)。

DRAM单元早在上世纪70年代中期就发展成为单管结构的标准DRAM单元电路形式。如图1所示为单管单元的等效电路，单管单元由一个MOS管和一个电容组成(1T1C结构)，MOS管起选择控制作用，电容用来存储信息。MOS管栅极接字线(word line，WL)，漏极接位线(bit line，BL)。字线和位线与单元阵列之外的外围逻辑晶体管相连，为单元提供选择信号。基本上，晶片上的外围逻辑晶体管与DRAM单元是同时制造的。

如图2所示，为DRAM单管单元的剖面图。在体硅衬底10或SOI衬底20上形成DRAM单元中MOSFET11或21，MOSFET11、21分别具有源/漏区12/13和22/23，在衬底中MOSFET侧部形成有电容14和24。为了减小电阻，在外围逻辑晶体管和DRAM单元MOSFET的源漏区上均使用硅化物，如图2中硅化物15、25所示，以改进其电学性能。对于DRAM单元来说，为了减少在电容介电层以及在介电层和电极之间界面处的缺陷，通常需要在高温，例如750℃下退火30分钟。通过该退火因此可减少电容泄漏并提高可靠性。

由于CoSi₂的电阻低(15至20μΩ/cm)且其形成温度约为850℃而与DRAM电容的高退火温度一致，CoSi₂目前被广泛应用在DRAM制造中作为源/漏区接触材料。

但是，CoSi₂不能与先进的CMOS技术兼容。在亚50nm技术中放弃CoSi₂的原因在于：

1.非常窄的栅极(约50nm)将导致电阻增大(精细线宽效应)；

2.硅化工艺期间耗费大量Si，特别是对于制造具有超浅结或在薄SOI衬底上的器件而言是不可忍受和有害的；

3.固有的粗糙CoSi₂/Si界面会降低器件的性能；

4.在表面处以及在退火氛围中，器件对于氧的污染是敏感的。

由于CoSi₂的上述问题，镍基硅化物被用于在DRAM制造中替代CoSi₂。其具有低电阻(10.5至15μΩ/cm)、低硅耗、低接触电阻。但是其具有低熔点，热稳定性不高，在DRAM电容的退火温度(750℃)下易于凝结成块。

当前CMOS技术关键尺寸已经缩减至亚50nm，而源/漏结也变得越来越浅，因此源漏区中的镍基接触硅化物的厚度也需要越来越薄。

根据热力学原理，镍基硅化物薄膜越薄，越容易凝结成块。因此，随着CMOS技术关键尺寸的缩减，镍基硅化物薄膜的热稳定性也随之恶化。因此，如何在DRAM制造中继续使用镍基硅化物作为接触材料是个问题。

在DRAM的制造工艺中，已有很多努力实践来改进镍基硅化物的热稳定性以便与其中电容的高温退火相匹配，其中包括：

1.使用镍和其他金属的合金；

2.向镍基硅化物中掺入某些元素，例如碳C或氮N。

镍与其他金属的合金可增强其热稳定性，但是改进效果有限。此外，合金的镍基硅化物通常会受到合金扩散导致的电阻升高的影响。向镍基硅化物中掺入元素也并非最优选择，因为可能发生大量泄漏电流。除了泄漏电流，由于添加物导致的电阻增大也是另一个考虑因素。

总而言之，DRAM晶体管制造中广泛使用硅化物做源漏接触，以便降低源漏寄生电阻和接触电阻，CoSi₂由于技术本身具有一些缺点而无法继续使用，人们希望在该工业领域使用镍基硅化物，但是镍基硅化物通常不能够承受DRAM电容的高退火温度。

因此，需要一种具有热稳定性的镍基硅化物来作为DRAM的源漏接触。

发明内容

本发明提供了一种具有热稳定性镍硅化物的MOSFET，包括衬底、位于衬底中的沟道区、源漏区、沟道区上的栅极和栅极侧墙，以及位于源漏区上的镍基硅化物，其特征在于：镍基硅化物为外延生长的薄膜层。