[发明专利]一种基于带权重延迟链的数字50%占空比调节电路

权利要求书

1.一种占空比调节电路，包含一个二分频器、两个带权重延迟链、一个异或门、一个Buffer、一个D触发器、一个锁定检测逻辑单元和一个双向计数器，输入时钟（ck_in）连接到二分频器的（in）端、锁定检测逻辑的clk端和双向计数器的clk端，二分频器的（out）端分别连接到异或门的一个输入端和带权重延迟链1的（in）端，带权重延迟链1的（out）端连接到异或门的另一输入端，异或门的输出端连接到Buffer的输入端，Buffer的输出端为输出信号（ck_out），（ck_out）连接到带权重延迟链2的（in）端和D触发器的（D）端，带权重延迟链2的（out）端连接到D触发器的（clk）端，D触发器的（Q）端连接到锁定检测逻辑的（in）端和双向计数器的（ ）端，锁定检测逻辑的（out）端连接到双向计数器的（EN）端，双向计数器的（out）端连接到带权重延迟链1和带权重延迟链2的（ctrl[0:n]）端。