[发明专利]串行接口通用性能测试激励模块

权利要求书

1.串行接口通用性能测试激励模块，其特征在于，所述激励模块包括：

SOC芯片，所述SOC芯片控制波特率的发生，并提供用于形成串行通信信号的信号源；

共模信号产生模块，所述共模信号产生模块将所述SOC芯片上两路D/A输出信号转换生成共模信号；

差模信号产生与幅值控制模块，所述差模信号产生与幅值控制模块将所述SOC芯片串口输出的单端信号转换成差模信号，并控制差模信号幅值；

差模信号与共模信号叠加模块，所述差模信号与共模信号叠加模块将所述共模信号产生模块和差模信号产生与幅值控制模块产生的共模信号和差模信号叠加组成幅值可调的串行通信信号；

串口协议芯片，所述串口协议芯片用于所述SOC芯片接收相应信号。

2.根据权利要求1所述的串行接口通用性能测试激励模块，其特征在于，所述SOC芯片使用SOC芯片中自动重装载的16位计数器或定时器作为波特率的发生器。

3.根据权利要求1所述的串行接口通用性能测试激励模块，其特征在于，所述SOC芯片使用锁相环用于倍增内部振荡器或外部时钟源的频率，以获得所需的产生相应波特率的时钟。

4.根据权利要求1所述的串行接口通用性能测试激励模块，其特征在于，所述共模信号产生模块包括减法器和运算放大电路，所述减法器对信号处理后，传至所述运算放大电路，所述运算放大电路对信号进行放大形成共模信号。

5.根据权利要求1所述的串行接口通用性能测试激励模块，其特征在于，所述差模信号产生与幅值控制模块包括非门芯片、数字电位器以及跟随器，所述非门芯片将信号转换成差分信号，所述数字电位器对差分信号进行分压，再经所述跟随器输出。

6.根据权利要求1所述的串行接口通用性能测试激励模块，其特征在于，所述差模信号与共模信号叠加模块采用正相侧的模拟加法器。