[发明专利]串行接口通用性能测试激励模块

说明书

技术领域

本专利涉及电子设备串行通行测试技术，特别是串行通信性能测试激励的提供技术。

背景技术

目前已有的串行通信测试模块，无论是商用模块，或自研模块，都只能进行产品的功能测试，无法进行性能测试。性能测试的基本项目包括：电气性能测试及字和信息的格式测试。

现有的通信测试模块，串行通信硬件接口采用通信协议芯片，输出的串行信号(能提供的激励信号)幅度为2v-6v，而且幅度不可调。而性能测试要求的激励信号的最小幅度为200mv,且幅度可进行步进为10mv的微调。

现有的串行测试模块，只提供固定的波特率且波特率无法进行微调。而性能测试，要求波特率在该波特率－3%～＋3%容限范围内可编程。

因此，如何为串行通信的性能测试提供可程控的激励信号，是本领域亟需解决的问题。

发明内容

本发明针对现有串行通信测试模块只能进行产品的功能测试，并且只提供固定的波特率且波特率无法进行微调的问题，而提供一种串行接口通用性能测试激励模块，该模块可以为串行通信的性能测试提供可程控的激励信号，能够满足串行通信性能测试的激励要求。

为了达到上述目的，本发明采用如下的技术方案：

串行接口通用性能测试激励模块，包括：

SOC芯片，所述SOC芯片控制波特率的发生，并提供用于形成串行通信信号的信号源；

共模信号产生模块，所述共模信号产生模块将所述SOC芯片上两路D/A输出信号转换生成共模信号；

差模信号产生与幅值控制模块，所述差模信号产生与幅值控制模块将所述SOC芯片串口输出的单端信号转换成差模信号，并控制差模信号幅值；

差模信号与共模信号叠加模块，所述差模信号与共模信号叠加模块将所述共模信号产生模块和差模信号产生与幅值控制模块产生的共模信号和差模信号叠加组成幅值可调的串行通信信号；

串口协议芯片，所述串口协议芯片用于所述SOC芯片接收相应信号。

在本发明的一优选实例中，所述SOC芯片使用SOC芯片中自动重装载的16位计数器或定时器作为波特率的发生器。

进一步的，所述SOC芯片使用锁相环用于倍增内部振荡器或外部时钟源的频率，以获得所需的产生相应波特率的时钟。

在本发明的另一优选实例中，所述共模信号产生模块包括减法器和运算放大电路，所述减法器对信号处理后，传至所述运算放大电路，所述运算放大电路对信号进行放大形成共模信号。

进一步的，所述差模信号产生与幅值控制模块包括非门芯片、数字电位器以及跟随器，所述非门芯片将信号转换成差分信号，所述数字电位器对差分信号进行分压，再经所述跟随器输出。

进一步的，所述差模信号与共模信号叠加模块采用正相侧的模拟加法器。

根据上述技术方案形成的本发明可以为串行通信的性能测试提供可程控的激励信号。

本发明基于SOC技术，由SOC、门电路和运算放大器，数控电位器等电路组成，能实现波特率可编程和偏调，信号幅度可编程，字格式可编程。

使用该模块进行性能测试，有利于控制被测产品的质量。

目前市场上没有此类通信测试模块，该模块可满足串行通信性能测试的激励要求。 

与使用任意波形发生器一类技术方案相比，该模块体积小，适用性强，编程简单，使用方便， 成本低廉。

本发明的技术指标如下：

波特率可编程范围： 9600～115200；

波特率容限可编程范围：－3%～+3%；

波形幅度可编程范围： 200mV～6V，步进10mV；

字格式可编程范围：字长、校验位、停止位。

附图说明

以下结合附图和具体实施方式来进一步说明本发明。

图1为本发明的原理图。

图2为差模信号的产生与幅值控制电路图。

图3为数字电位器的电路连接图。

图4为幅度可编程的共模信号的产生电路图。

图5为共模信号叠加电路图。

图6为PLL 的原理框图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

参见图1，本发明提供的串行接口通用性能测试激励模块基于SOC技术，其包括SOC芯片100、共模信号产生模块200、差模信号产生与幅值控制模块300、差模信号与共模信号叠加模块400以及串口协议芯片500。