[发明专利]相变存储器深沟槽隔离结构及制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种相变存储器深沟槽隔离结构及制作方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非挥发存储技术研究的焦点。

在相变存储器中，可以通过施加不同的电压来选择特定的存储单元，从而完成读写操作。每个相变存储器单元包含了一系列的相变材料，通过改变当前脉冲的振幅和持续时间来加热材料，使相变材料在非晶态和晶态之间相互转化，改变存储器的阻抗，从而来完成相应的写入/读取操作。为了选择相变存储器的不同存储单元，每一个相变存储单元都必须包含一个接口控制设备，该设备可以是晶体管或二极管。其中，最近几年发明的采用二极管控制开关的相变存储器是最小的相变存储设备单元。而纵向的二极管控制开关采用了选择性外延生长技术，不仅可以减小存储器单元的大小，还可以在无干扰模式下运行。

在二极管控制开关相变存储器技术中，为提高相变存储器的存储密度，所述相变存储器中的控制开关二极管通常采用垂直结构。如图1所示，所述垂直结构的控制开关二极管位于每一字线与位线投影相交位置，其与相变电阻垂直相连。其中，所述相变电阻的另一端与位线相连，所述选通二极管的另一端与字线相连。通常，所述相变存储器阵列中不同存储单元通过深沟槽隔离区与浅沟槽隔离区进行隔离，所述深沟槽和浅沟槽的排列是交叉的。图2和图3示出了相变存储器中深沟槽隔离区与浅沟槽隔离区的结构，其中图2是相变存储器的俯视示意图，图3是所述相变存储器沿图2中XX’方向的截面示意图。参考图2与图3，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术中，通常采用高刻蚀选择比刻蚀工艺在衬底中形成深沟槽开口，然后向深沟槽开口中填充介电材料以形成深沟槽隔离区。在现有技术中，所述深沟槽隔离方法有两种：一种是先向深沟槽中填充多晶硅，然后进行高密度等离子体(HDP)化学气相沉积；另一种是直接在深沟槽中进行氧化物沉积，例如高宽比工艺(HARP)。由于具有大的高宽比，因此在薄膜填充过程中，不可避免地会因为收缩产生空洞、缝隙等，导致隔离效果差。

在公开号为“CN 101625991A”的专利中公开了一种半导体深沟槽隔离工艺，如图4所示，在所述半导体衬底510上形成有源区保护层513；刻蚀所述有源区保护层513和半导体衬底510以形成深沟槽；在所述深沟槽内以及有源区保护层513上沉积第一绝缘介质515；刻蚀所述第一绝缘介质515、有源区保护层513以及半导体衬底510，以形成与所述深沟槽相通的浅沟槽；在所述浅沟槽上沉积第二绝缘介质517；最后再进行机械研磨的方法去除有源区保护层513以上的第二绝缘介质517，使所述浅沟槽表面平坦化。此种工艺过程需要进行热处理和多次刻蚀，制作工艺复杂，并且深沟槽内的填充介质存在空洞、缝隙等，隔离效果较差。

发明内容

有鉴于此，本发明解决的问题是提供一种相变存储器深沟槽隔离结构及制作方法，提高了相变存储器沟槽隔离结构的隔离效果。

为解决上述问题，本发明提供了一种相变存储器深沟槽隔离结构的制作方法，包括：

提供半导体衬底，所述半导体衬底内形成有深沟槽；

在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度；

在所述深沟槽顶部的两侧侧壁形成侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有暴露所述填充层的空隙；

去除所述填充层；

形成覆盖所述半导体衬底、且填充所述深沟槽两侧侧壁内的侧墙之间间隙的介质层；

平坦化所述介质层，直至露出半导体衬底。

可选地，所述填充层为可灰化薄膜，所述填充层深650～1300nm。

可选地，所述可灰化薄膜的材料为非晶质碳、类金刚碳、有机抗反射涂层。

可选地，与深沟槽隔离结构交叉排列的浅沟槽隔离结构。

可选地，所述深沟槽未被填充部分的深度大于浅沟槽深度0～100nm。