[发明专利]掩膜版制作方法及系统

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种掩膜版制作方法及系统。

背景技术

随着超大规模集成电路(ULSI，Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细。在0.13μm以下技术节点的关键层次中，如TO(有源区层次)、GT(栅氧层次)以及An(金属连线层次)等关键层次的CD(关键尺寸)越来越小，某些关键层次的CD已经接近甚至小于光刻工艺中所使用的光波的波长248nm，因此在光刻中的曝光过程中，由于光的干涉和衍射现象，实际产品晶片上得到的光刻图形与掩膜版图形之间存在一定的变形和偏差，光刻中的这种误差直接影响电路性能和生产成品率。

现有技术中为了消除上述误差，通常使用OPC(光学邻近效应矫正)方法对设计图进行一定的修正。现有的采用OPC方法对设计图形数据进行处理的过程如图1所示，包括以下步骤：

步骤S101：确定光刻工艺条件，并收集所述光刻工艺条件对应的OPC数据；

步骤S102：根据所述OPC数据创建OPC模型，由所述OPC模型建立OPC程序；

步骤S103：提供设计图形数据，根据所述OPC程序，对所有的设计图形数据进行OPC运算；

步骤S104：验证所述OPC运算后的图形数据的CD与目标CD的差值是否在误差允许范围内，如果否，返回步骤S102，如果是，进入步骤S105；

步骤S105：按照所述OPC运算后的图形数据制作掩膜版。

将原始设计图形数据经过上述OPC方法处理后制作的掩膜版，可以消除光刻过程中因光的干涉和衍射而产生的光刻图形与掩膜版图形之间的变形和偏差，但是，在生产实际过程中，随着设计图的越来越复杂，设计图形数据也越来越大，基本上呈指数级增长，使得OPC运算的工作量越来越大，运算时间越来越长，导致掩膜版的制作周期越来越长，严重影响了掩膜版的生产速度。

发明内容

本发明实施例提供了一种掩膜版制作方法及系统，大大缩短了OPC运算的时间，缩短了掩膜版的制作周期。

为实现上述目的，本发明实施例提供了如下技术方案：

一种掩膜版制作方法，包括：

a)确定光刻工艺条件；

b)按照设计图形收集所述光刻工艺条件对应的OPC数据；

c)从所述OPC数据中筛选出设计图形中的设计间距小于临界值的OPC图形数据，其中，所述临界值为，在设计图形中，使光刻图形CD与掩膜版图形CD间的差值在误差允许范围内的设计间距，并且，设计间距大于该临界值的设计图形的光刻图形CD与掩膜版图形CD间的差值也在误差允许范围内；

d)根据筛选出的所述设计间距小于临界值的OPC图形数据创建OPC模型，由所述OPC模型建立OPC程序；

e)根据所述OPC程序，对筛选出的所述设计间距小于临界值的OPC图形数据进行OPC运算；

f)验证所述OPC运算后的图形数据的CD与目标CD的差值是否在误差允许范围内，如果否，返回步骤a)、b)、c)或d)，如果是，根据所述设计图形以及所述OPC运算后的图形数据制作掩膜版。

优选的，筛选出所述设计图形中的设计间距小于临界值的图形数据的过程包括：

从所有的OPC数据中筛选出所述设计图形中的设计间距大于和等于临界值的图形数据；

将所述设计间距大于和等于临界值的图形数据进行隔离存储，所有的OPC数据中未被隔离存储的OPC数据即为需进行OPC运算的所述OPC数据。

优选的，所述根据所述设计图形以及所述OPC运算后的图形数据制作掩膜版的过程包括：

将隔离存储的图形数据与所述OPC运算后的图形数据进行结合；

根据结合后的图形数据制作掩膜版。

优选的，所述验证的过程包括：

对所述OPC运算后的图形数据进行仿真，得出所述OPC运算后的图形数据的CD；

将所述OPC运算后的图形数据的CD与目标CD进行比较，得出二者间的差值；

判断所述差值是否在误差允许的范围内。

本发明实施例公开了一种掩膜版制作系统，包括：

数据收集单元，用于根据确定的光刻工艺条件和设计图形，收集所述光刻工艺条件对应的OPC数据；