[发明专利]芯片仿真系统及方法

说明书

技术领域

本发明涉及大规模逻辑电路的芯片仿真领域，特别涉及一种芯片仿真系统及方法。

背景技术

随着半导体芯片工艺水平的不断发展，芯片电路越来越复杂，经常达到百万门以上的规模；同时，对芯片质量和上市时间的要求也越来越高。这样，芯片的功能仿真就显得更加重要。

在FPGA/ASIC等大规模逻辑电路的芯片功能仿真验证过程当中，仿真花费的时间以及仿真平台搭建的效率是一个关键问题。硬件系统逻辑电路模型通常需要与参考模型(RM，Reference Model)或者其它芯片模型进行数据交换和通信，整个仿真系统瓶颈通常限制在仿真时间、验证向量的构建执行上。

目前，在大规模逻辑电路功能仿真当中，主要有两种方法：一种是直接基于寄存器传输级(RTL，Register Transfer Level)进行测试环境的搭建，测试环境的构建基于硬件描述语言(HDL，Hardware Description Language)进行；

例如，总线功能模型(BFM，Bus Function Model)、RM、激励器和被测试设计功能体(DUT，Design Under Test)一样基于HDL语言进行开发，相互通信比较简单，基于HDL中的接口直接通信。

另一种方法抽象级别比较高，使用高级语言进行建模，与DUT的通信直接使用可编程语言接口(PLI，Programming Language Interface)或者直接编程接口(DPI，Direct Programming Interface)进行通信；

例如，RM、激励器使用高级语言进行开发；BFM基于HDL，RM、激励器与BFM的接口通过PLI或者DPI进行。

但是在实现本发明的过程中，发明人发现现有技术的缺陷在于：第一种方法中，测试向量构造复杂，RM编写复杂；并且，由于完全基于RTL级别仿真，仿真速度慢，且自动化测试困难。

而第二种方法中，在软硬件的联合仿真中解耦性差，由于基于集中式仿真，在大规模的芯片仿真当中，速度越来越慢，不足以支持不断增长的测试向量；另外，由于通信问题，难以支持多芯片联合仿真，仿真效率很低。

发明内容

本发明实施例提供一种芯片仿真系统及方法，目的在于实现软硬件的解耦，提高仿真速度。

为达到上述目的，本发明实施例提供一种芯片仿真系统，所述系统包括：

客户端，包括被测试设计功能体；客户端向服务器端发送请求；在接收到服务器端发送的测试向量后，被测试设计功能体根据测试向量完成业务仿真；

服务器端，包括测试向量库；服务器端根据客户端的请求从测试向量库中选择对应的测试向量，并向客户端发送。

本发明实施例还提供一种芯片仿真方法，所述方法包括：客户端向服务器端发送请求；服务器端根据请求在测试向量库中选择对应的测试向量，并向客户端发送；客户端在接收到服务器端发送的测试向量后，被测试设计功能体根据所述测试向量完成业务仿真。

本发明实施例的有益效果在于，通过将被测试设计功能体和测试向量库分布在客户端和服务器端，可以实现软硬件系统的解耦，提高仿真速度和仿真效率；并且，测试向量和参考模型构造简单，可以很好地支持自动化测试和多芯片仿真。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1是本发明实施例的芯片仿真系统的构成示意图；

图2是本发明实施例的客户端的构成示意图；

图3是本发明实施例的客户端为多个的结构实例图；

图4是本发明实施例的芯片仿真方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例作进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

本发明实施例提供一种芯片仿真系统，如图1所示，所述系统包括：客户端101和服务器端102；其中，

客户端101包括被测试设计功能体；客户端101向服务器端102发送请求；在接收到服务器端102发送的测试向量后，被测试设计功能体根据测试向量完成业务仿真；

服务器端102包括测试向量库；服务器端102根据客户端101的请求从测试向量库中选择对应的测试向量，并向客户端101发送。