[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，该半导体器件包括：

有源区，其设置在衬底中或设置在衬底上，包括相互间形成结的第一导电类型的第一深阱和第二导电类型的第二深阱；

栅电极，其在所述结上且在所述第一导电类型的第一深阱的一部分和所述第二导电类型的第二深阱的一部分上延伸；

栅绝缘层，其置于所述栅电极与所述衬底之间；

第二导电类型的源区，其在所述栅电极的一侧设置在所述第一导电类型的第一深阱中；

第二导电类型的漏区，其在所述栅电极的另一侧设置在所述第二导电类型的第二深阱中；以及

第一导电类型的第一杂质区，其设置在所述第一导电类型的第一深阱中，

其中，所述第一导电类型的第一杂质区以形成第一交叠区的方式朝向所述结延伸，在所述第一交叠区中，所述第一导电类型的第一杂质区与所述栅电极的一部分和/或所述第二导电类型的源区的一部分交叠。

2.根据权利要求1所述的半导体器件，其中，所述半导体器件的阈值电压电平与所述有源区的杂质掺杂浓度或所述栅绝缘层的厚度成正比。

3.根据权利要求2所述的半导体器件，其中，所述阈值电压电平随着所述第一交叠区的面积增大而增大。

4.根据权利要求1所述的半导体器件，其中，所述第一导电类型的第一杂质区的杂质掺杂浓度高于所述第一导电类型的第一深阱的杂质掺杂浓度。

5.根据权利要求1所述的半导体器件，其中，所述第一交叠区以使所述第一导电类型的第一杂质区与所述栅电极的在所述有源区中的一部分交叠的方式形成。

6.根据权利要求5所述的半导体器件，其中，所述第一交叠区位于从所述第二导电类型的源区直至所述第一导电类型的第一深阱与所述第二导电类型的第二深阱之间的结的位置范围内。

7.根据权利要求5所述的半导体器件，其中，从所述第二导电类型的源区朝向所述第二导电类型的漏区，所述第一交叠区的线宽和所述第一交叠区的面积中的至少一个逐渐增大。

8.根据权利要求5所述的半导体器件，该半导体器件还包括第二交叠区，在所述第二交叠区中，所述栅电极与所述第一导电类型的第一杂质区交叠，所述第二交叠区位于所述有源区外的无源区中。

9.根据权利要求8所述的半导体器件，其中，所述第二交叠区的在所述半导体器件的沟道长度方向上延伸的线宽大于所述第一交叠区的在所述半导体器件的沟道长度方向上延伸的线宽。

10.根据权利要求1所述的半导体器件，其中，所述第一交叠区内的所述第一导电类型的第一杂质区的杂质掺杂浓度具有斜率。

11.根据权利要求10所述的半导体器件，其中，从所述第二导电类型的源区朝向所述第二导电类型的漏区，所述第一交叠区内的所述第一导电类型的第一杂质区的杂质掺杂浓度逐渐降低。

12.根据权利要求1所述的半导体器件，其中，所述第二导电类型的源区以与所述栅电极的一个侧边缘相邻的方式形成在所述第一导电类型的第一深阱中，所述第二导电类型的漏区形成在所述第二导电类型的第二深阱中并且与所述栅电极隔开且位于所述栅电极的与所述第二导电类型的源区相对的另一侧。

13.根据权利要求1所述的半导体器件，该半导体器件还包括：

器件隔离层，其设置在所述衬底上，以限定所述有源区的边界；

第一导电类型的拾取区，其设置在所述第一导电类型的第一杂质区中；以及

第二导电类型的第二杂质区，其设置在所述第二导电类型的第二深阱中，且包围所述第二导电类型的漏区。

14.根据权利要求13所述的半导体器件，其中，所述器件隔离层是通过浅槽隔离工艺形成的。

15.根据权利要求14所述的半导体器件，其中，所述器件隔离层的至少一部分在所述栅电极与所述第二导电类型的漏区之间延伸，并且部分地被所述栅电极的一部分交叠。

16.根据权利要求1所述的半导体器件，其中，所述第一交叠区以使所述第一导电类型的第一杂质区与所述栅电极的在所述有源区外的一部分交叠的方式形成。

17.根据权利要求16所述的半导体器件，其中，所述第一交叠区在沟道宽度方向上与所述有源区隔开预定距离。