[发明专利]对带有透明锁存器的数字集成电路进行优化的速度分级的方法

权利要求书

1.一种对带有透明锁存器的数字集成电路进行优化的速度分级的方法，其特征在于，其包括：

步骤1：计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数CDF；以及

步骤2：基于上述最小时钟周期累计密度分布函数，通过迭代优化确定最优时钟周期等级分界点和最优测试顺序，以最大化电路设计总收益；所述的总收益＝销售利润-测试成本。

2.根据权利要求1所述的方法，其特征在于，所述的步骤1包括以下分步骤：

-通过稀疏网格技术选择工艺参数空间随机配置点；

-计算每一个配置点处的最小时钟周期；以及

-根据配置点处的最小时钟周期，利用随机配置法计算数字集成电路最小时钟周期累计密度分布函数CDF。

3.根据权利要求1所述的方法，其特征在于，所述的步骤2包括以下分步骤：

-分步骤201根据设计需求及漏电功耗约束确定数字集成电路正常工作时最短时钟周期的最大值和最小值边界点，并按照各等级均匀原则设定初始的时钟等级分界点；

-分步骤202确定当前时钟等级分界点的最优测试顺序以最小化测试成本；

-分步骤203根据当前的最优测试顺序，采用贪婪算法更新时钟周期等级分界点以最大化当前测试顺序下的电路设计总收益；以及

-分步骤204判断本次迭代中的等级分界点是否已是最优解，即本次迭代与前次迭代得到的分界点差异是否在设定容限范围内；若是，则停止迭代，若不是，则返回分步骤202继续进行迭代优化。

4.根据权利要求3所述的方法，其特征在于，所述分步骤202还包括以下子步骤：

-根据时钟周期等级分界点建立字母序二叉树；

-采用基于Hu-Tucker编码的复杂度为O(nlogn)的算法求解字母序二叉树的带权最短路径，以得到时钟周期等级分界点最优阶数分配；以及

-根据最优阶数分配求出能够使得测试成本最小化的最优的时钟周期等级分界点测试顺序。

5.根据权利要求4所述的方法，其特征在于，所述步骤还包括根据最小时钟周期累计密度分布函数CDF以及时钟周期等级分界点的测试顺序计算测试成本。

6.根据权利要求3所述的方法，其特征在于，所述分步骤203还包括根据时钟周期等级分界点和测试顺序计算电路设计的总收益。

7.根据权利要求3所述的方法，其特征在于，所述分步骤204还包括计算前次迭代和本次迭代得到的分界点位置的差异。