[发明专利]晶体管及其形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及晶体管及其形成方法。

背景技术

通过控制载流子迁移率来提高半导体器件性能是半导体行业中受到广泛关注的技术。在该技术分类中的一个关键要素是控制晶体管器件沟道中的应力。如果可以适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流，因而应力可以极大地提高晶体管的性能。

应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在PMOS晶体管上形成压应力衬垫层(compressive stress liner)，从而增大了PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。

因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源、漏区形成硅锗(SiGe)可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源、漏区形成碳硅(CSi)可以引入硅和碳硅之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。

现有技术中，在PMOS晶体管的源漏区域形成锗硅(SiGe)的方法是，提供衬底，所述衬底表面形成有栅极结构；在所述衬底表面形成含有开口的硬掩膜层，所述开口的位置在栅极结构两侧；以所述硬掩膜层为掩膜刻蚀所述衬底，在栅极结构两侧形成沟槽；在所述沟槽内形成硅锗；去除所述硬掩膜层。但是在去除所述硬掩膜层的工艺中，会造成所形成的硅锗的损失，从而影响器件性能。以氮化硅为例，由于氮化硅与现代半导体工艺具有很高的兼容性，所以常被用来形成硬掩膜层，在用热磷酸湿法去除硬掩膜层的时候，会造成在源、漏区硅锗损失，从而影响器件性能。在公开号为CN10143190的中国专利申请中公开了一种通过控制刻蚀工艺控制所形成的沟槽的结构的方法，但是依然没有解决上述问题。

发明内容

有鉴于此，本发明解决的问题是提供一种可以减小晶体管栅极结构两侧应力层损失的晶体管形成方法。

为解决上述问题，本发明所提供的晶体管形成方法包括：提供衬底，所述衬底表面上形成有栅极结构；在所述衬底表面形成含有开口的硬掩膜层，所述硬掩膜层覆盖所述栅极结构的顶部和两侧，所述开口位于栅极结构两侧；以所述硬掩膜层为掩膜刻蚀所述衬底，在栅极结构两侧形成沟槽；形成填充满所述沟槽的应力层；在所述应力层表面形成保护层；去除所述硬掩膜层。

优选地，所述保护层的材料是氧化硅和氧化锗的组合，或是氧化硅、氧化锗、硅锗氧化物的组合。

优选地，所述应力层的材料是硅锗。

优选地，采用快速热氧化工艺形成所述保护层。

优选地，采用炉管氧化工艺形成所述保护层。

优选地，形成保护层的工艺的工艺参数是：温度700-1150℃，压强100-800Torr，通入气体为氧气，气体流量为0.1-100slm。

优选地，所述保护层的沉积时间为30-90s。

优选地，所述保护层的厚度为14-20埃。

优选地，所述硬掩膜层的材料是氮化硅。

优选地，去除所述硬掩膜层的工艺是湿法去除工艺。

优选地，采用外延工艺形成所述应力层。

优选地，形成应力层的外延工艺所采用的反应气体至少包括含硅气体和含锗气体。

优选地，所述含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。

优选地，所述含锗气体包括锗烷。

相应地，本发明还提供采用一种晶体管，本发明所提供的晶体管包括：衬底，所述衬底表面上形成有栅极结构；位于栅极两侧的沟槽，以及填充满所述沟槽的应力层；位于所述应力层表面的保护层。

优选地，对于PMOS晶体管，所述应力层的材料是硅锗。

优选地，对于NMOS晶体管，所述应力层的材料是碳硅。

优选地，所述保护层通过快速热氧化工艺或者炉管氧化工艺形成。

优选地，所述保护层的厚度是14-20埃。

与现有技术相比，本发明在应力层表面形成保护层，在去除硬掩膜的过程中，所述保护层可以保护应力层，从而减少应力层表面应力材料的损失，从而提高器件的性能。

附图说明

图1是本发明所提供的晶体管形成方法的流程示意图；

图2至图7是本发明的实施例的示意图。