[发明专利]提高介质层的均匀性方法

说明书

技术领域

本发明涉及半导体制作介质层领域，特别涉及一种提高介质层的均匀性方法。

背景技术

在半导体器件的制作过程中，需要制作层间介质。层间介质充当了各层金属间及第一金属层与半导体器件的硅衬底之间的介质材料。通常，层间介质都是采用二氧化硅作为材料的，但是寄生电阻值比较高，会影响最终制作的半导体器件的性能，尤其随着半导体技术的发展，半导体器件的特征尺寸越来越小，这种情况就越来越严重。因此，在介质层上增加了可以降低寄生电阻值的低介电常数层，该低介电常数层采用低介电常数材料，例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石(black diamond，BD)等，这样就可以降低整个介质层的寄生电阻值。

为了进一步降低半导体器件各个膜层的寄生电阻，对各个膜层采用化学机械平坦化(CMP)，使得各个膜层的均匀性提高，从而降低各个膜层的寄生电阻值。比如，理论上，可以对在介质层上的，用于后续作为金属层的扩散阻挡层的氮化钛进行抛光以降低后续金属层的寄生电阻，但是，在实际上，却无法降低后续金属层的寄生电阻，这是因为在介质层中具有了低介电常数层，而低介电常数层由于材料是含氧的多种物质掺杂得到的，所以均匀性比较差，从而在其上沉积的氮化钛的均匀性也比较差，即使抛光也无法降低寄生电阻。

因此，还可以尝试对层间介质中的低介电常数层进行CMP，以提高其均匀性的方式降低寄生电阻值，但是这样尝试的结构，使得其均匀性更加降低了。

图1为现有技术提供的制作介质层的方法流程图，结合图2～图4所示的现有技术制作介质层过程剖面示意图，以制作大约1750埃厚的介质层为例，进行详细说明：

步骤101、如图2所示，在半导体器件的硅表面101上采用化学气相沉积(CVD)沉积二氧化硅层102；

在本步骤中，半导体器件的硅表面可以为已经制作有源区的硅沉积，也可以为已经制作完通孔和钨塞的前层介质层；

在本步骤中，采用的氧气容量为500标准立方厘米/每分钟(sccm)及0.5克/每分钟(g*m-1)的八甲基环化四硅氧烷(OMCTS)，通入的时间为1秒，反应腔的高频为350～450赫兹，低频为350～450赫兹，压力为6～8托，适用的半导体器件的特征尺寸为0.45～0.65英寸；

步骤102、如图3所示，在二氧化硅层102上沉积刻蚀停止层103，该刻蚀停止层的材料为氮化硅；

这个步骤也可以省略；

步骤103、如图4所示，在刻蚀停止层上采用CVD方式沉积含氧的低介电常数层104，这样，就得到了完整的介质层。

在本步骤中，采用的氧气容量为160sccm及3g*m-1的OMCTS，通入的时间为23秒，反应腔的高频为350～450赫兹，低频为350～450赫兹，压力为6～8托，适用的半导体器件的特征尺寸为0.45～0.65英寸。

但是，按照上述步骤制作介质层，经过测试，得到的介质层厚度为1346埃，厚度差异范围为170埃左右，均匀性为3.2。也就是说，这样制作的介质层的均匀性比较差，使得寄生电阻值过高。

发明内容

有鉴于此，本发明提供一种提高介质层的均匀性方法，该方法能够提高介质层的均匀性。

为达到上述目的，本发明实施的技术方案具体是这样实现的：

一种提高介质层的均匀性方法，该方法包括：

在半导体器件的硅表面沉积二氧化硅后，采用设置的沉积二氧化硅和后续沉积低介电常数层的两个过渡条件依次沉积第一传导氧化层和第二传导氧化层；

在第二传导氧化层上，沉积低介电常数层，得到介质层。

所述沉积二氧化硅的过程为：在置入半导体器件的反应腔中采用氧气容量为500标准立方厘米/每分钟sccm及0.5克/每分钟g*m-1的八甲基环化四硅氧烷OMCTS，通入的时间为1秒，所述反应腔的高频为350～450赫兹，低频为350～450赫兹，压力为6～8托。

所述设置的第一过渡条件为：

在置入半导体器件的反应腔中采用氧气含量为250sccm及1.5g*m-1的OMCTS，通入的时间为1秒，所述反应腔的高频为350～450赫兹，低频为350～450赫兹，压力为6～8托；

所述设置的第二过渡条件为：

在置入半导体器件的反应腔中采用氧气含量为200sccm及2.5g*m-1的OMCTS，通入的时间为1秒，所述反应腔的高频为350～450赫兹，低频为350～450赫兹，压力为6～8托。

所述沉积低介电常数层的过程为：