[发明专利]移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

输入模块，用于输入第一时钟信号、第二时钟信号、帧起始信号、高电压信号和低电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同；

处理模块，与所述输入模块相连，包括多个薄膜晶体管，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成栅极驱动信号，并控制所述多个薄膜晶体管形成的第一节点和第二节点之间构成电压变化的正反馈，以及时切断由所述高电压信号的输入端、所述低电压信号的输入端和至少一个薄膜晶体管形成的瞬态直流通路；

输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述处理模块包括：

栅极驱动信号生成单元，用于与所述输入模块相连，至少包括求值薄膜晶体管和复位薄膜晶体管，所述求值薄膜晶体管的导通或关断由第一节点驱动，所述复位薄膜晶体管的导通或关断由第二节点驱动，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成栅极驱动信号；

反馈控制单元，用于与所述栅极驱动信号生成单元相连，包括第一控制薄膜晶体管和第二控制薄膜晶体管，用于控制所述第一节点和所述第二节点之间构成电压变化的正反馈，以及时切断由所述高电压信号的输入端、至少一个薄膜晶体管和所述低电压信号的输入端形成的瞬态直流通路。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述输入模块包括：

初始信号输入端，用于输入帧起始信号；

第一时钟信号输入端，用于输入第一时钟信号或第二时钟信号；

第二时钟信号输入端，用于输入第二时钟信号或第一时钟信号；

高电压信号输入端，用于输入高电压信号；

低电压信号输入端，用于输入低电压信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输出模块包括：

输出端，用于将所述处理模块生成的所述栅极驱动信号发送出去，并将所述栅极驱动信号输入到相邻的下一个移位寄存器单元的初始信号输入端。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述栅极驱动信号生成单元包括：

第一薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与所述初始信号输入端连接；

第二薄膜晶体管，为所述求值薄膜晶体管，其源极与所述输出模块的输出端连接，其漏极与所述第一时钟信号输入端连接；

第三薄膜晶体管，其栅极与所述第二时钟信号输入端连接，其源极与所述低电压信号输入端连接；

第四薄膜晶体管，其栅极与所述第一时钟信号输入端连接；

第五薄膜晶体管，为所述复位薄膜晶体管，其源极与所述输出端连接，其漏极与所述高电压信号输入端连接；

所述反馈控制单元包括：

第六薄膜晶体管，其源极与所述高电压信号输入端连接；

第七薄膜晶体管，其漏极与所述高电压信号输入端连接；

其中，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的栅极、所述第六薄膜晶体管的漏极与所述第七薄膜晶体管的栅极的汇聚处形成所述第一节点；所述第四薄膜晶体管的漏极、所述第六薄膜晶体管的栅极与所述第七薄膜晶体管的源极的汇聚处形成所述第二节点；所述第三薄膜晶体管的漏极、所述第四薄膜晶体管的源极和所述第五薄膜晶体管的栅极的汇聚处形成第三节点。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和所述第七薄膜晶体管还分别设置有对应的备份薄膜晶体管，各所述备份薄膜晶体管的连接方式分别与对应的薄膜晶体管的连接方式相同。

7.根据权利要求5或6所述的移位寄存器单元，其特征在于，还包括充电电容，所述充电电容的一端与所述第一节点相连，另一端与所述输出端连接。

8.根据权利要求5或6所述的移位寄存器单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和所述第七薄膜晶体管均为P型晶体管或N型晶体管。