[发明专利]移位寄存器单元、栅极驱动电路和显示装置

说明书

技术领域

本发明涉及显示驱动技术，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

在显示驱动技术中，扫描线(scan line)和数据线(data line)交叉构成有源矩阵(active matrix)。扫描线的驱动电路通常由移位寄存器(shift register)来实现，移位寄存器按照类型可以分为动态移位寄存器和静态移位寄存器，动态移位寄存器的结构相对简单，需要较少数量的薄膜晶体管(Thin Film Transistor；以下简称：TFT)器件，但其功耗较大，且工作频率带宽有限；而静态移位寄存器需要较多的TFT器件，但其工作带宽大、功耗较低。在对移位寄存器的性能进行考量时，需要综合考虑其功耗、可靠性和面积等的因素，但随着显示面板尺寸的逐渐增大，功耗和可靠性已成为移位寄存器的重要性能参数指标。

图1A为现有技术一中移位寄存器单元的结构示意图，图1B为现有技术一中移位寄存器单元的工作时序图，如图1A和图1B所示，现有技术一通过连接在输出端和复位驱动管M5的栅极之间的反馈管M4来实现M5的自动关断。具体地，在输出端求值阶段，ck1为高电平，输出为低电平，则M4开启，进而使得M5关断；在输出端复位阶段，ck1为低电平，使得M3打开，进而使得M5导通，对输出端进行充电。图2A为现有技术二中移位寄存器单元的结构示意图，图2B为现有技术二中移位寄存器单元的工作时序图，如图2A和图2B所示，现有技术二采用反相时钟控制，将反馈管M5连接在输出端和VDD之间。在输出端求值阶段，输出变为低电平，M5导通并关断M1，使得输出端维持在低电平；在输出端复位阶段，CLK变为低电平，将M3导通，进而使得M1导通，由VDD对输出端进行充电。

然而，由于输出端连接有负载，其电位变化的速度较慢；对于现有技术一来说，在输出端求值阶段，输出端从高电平变为低电平需要一段时间，且只有输出端电压低于预设的阈值电压时，M4才能被导通，则在M4导通之前，M5仍处于导通状态，进而存在由VDD通过M5、M2到VSS的直流通路；对于现有技术二来说，在输出端复位阶段，输出端从低电平变为高电平需要一段时间，则M5未及时关断，进而存在由VDD通过M5、M3到VSS的直流通路。直流通路的存在导致产生额外的瞬态电流，进而增加了移位寄存器的功耗。

发明内容

本发明提供一种移位寄存器单元、栅极驱动电路和显示装置，以消除直流通路，降低瞬态电流，降低移位寄存器的功耗。

本发明提供一种移位寄存器单元，包括：

输入模块，用于输入第一时钟信号、第二时钟信号、帧起始信号、高电压信号和低电压信号；其中，在一个帧时间间隔内，所述第一时钟信号与所述第二时钟信号的反相信号相同；

处理模块，与所述输入模块相连，包括多个薄膜晶体管，用于根据所述第一时钟信号、所述第二时钟信号和所述帧起始信号生成栅极驱动信号，并控制所述多个薄膜晶体管形成的第一节点和第二节点之间构成电压变化的正反馈，以及时切断由所述高电压信号的输入端、所述低电压信号的输入端和至少一个薄膜晶体管形成的瞬态直流通路；

输出模块，与所述处理模块相连，用于将所述处理模块生成的所述栅极驱动信号发送出去。

本发明提供一种栅极驱动电路，包括顺次连接的n个移位寄存器单元，其中n为正整数，所述移位寄存器单元采用上述移位寄存器单元；

第i个移位寄存器单元的输出模块与第i+1个移位寄存器单元的输入模块连接，以将所述第i个移位寄存器单元输出的栅极驱动信号输入到所述第i+1个移位寄存器单元中，作为所述第i+1个移位寄存器单元的帧起始信号；其中，i∈[1，n)且i为正整数；

一个移位寄存器单元的第一时钟信号输入端输入第一时钟信号，其第二时钟信号输入端输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第一时钟信号输入端均输入第二时钟信号，与所述移位寄存器单元相邻的上一个和下一个移位寄存器单元的第二时钟信号输入端均输入第一时钟信号；

其中，所述n个移位寄存器单元中的第一个移位寄存器单元的输入模块连接外部的帧起始输入信号。

本发明提供一种显示装置，包括上述栅极驱动电路。