[发明专利]互连结构的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构的制造方法。

背景技术

随着半导体制造技术的不断发展，特征尺寸越来越小，集成电路的集成性越来越好，所述集成电路通常为一具有多层半导体层的结构，所述半导体层之间通过互连结构实现电连接。在公开号为CN101378047A的中国专利申请中就公开了一种互连结构的结构。

参考图1至参考图2，示出了现有技术互连结构制造方法一实施例形成的互连结构的侧面示意图。

如图1所示，所述互连结构的制造方法包括：在衬底上形成介质层102，在所述介质层102中形成插塞101，形成位于介质层102上且覆盖所述插塞101的阻挡层103，在所述阻挡层103上依次形成低K介质层104、硬掩膜低K介质层105、氧化层106、硬掩膜层107、抗反射层108、光刻胶层，通过光刻图形化所述光刻胶层，形成光刻胶图案109，以所述光刻胶图案109为掩膜依次蚀刻所述抗反射层108、硬掩膜层107，以形成硬掩膜层开口。

去除光刻胶图案109，以所述硬掩膜层开口为掩膜依次蚀刻氧化层106、硬掩膜低K介质层105、低K介质层104直至露出阻挡层103，形成沟槽；

去除抗反射层108和硬掩膜层107，之后，通过电镀方法在所述沟槽中填充金属层，以形成与插塞101电连接的第二插塞。

现有技术中，通常采用化学溶液进行湿法清洗法去除抗反射层和硬掩膜层。由于相对于硬掩膜层107和低K介质层104，化学溶液对氧化层106和硬掩膜低K介质层105具有较大的选择比，因此在湿法清洗的过程中，容易在硬掩膜层107和低K介质层104之间形成由氧化层106和硬掩膜低K介质层105围成的凹面(如图2虚线框所示)。

所述凹面会增加后续方法填充金属层的难度，严重的还会造成互连结构电性连接的失败，造成良率的下降。

发明内容

本发明解决的问题是提供一种制造良率较高的互连结构制造方法。

为解决上述问题，本发明提供一种互连结构的制造方法，所述方法包括：包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；进行清洗；向所述开口中填充导电材料。

所述去除所述硬掩膜层的步骤中，所述去除工艺为蚀刻。

所述硬掩膜的材料为氮化钛，所述氧化层的材料为正硅酸乙酯，所述去除所述硬掩膜层的步骤包括：通过氯气等离子体去除所述硬掩膜层。

通过等离子体产生装置生成氯气等离子体。

向所述等离子体产生装置中通入流量为100～700sccm的氯气，以形成氯气等离子体。

向所述等离子体产生装置中加载功率为800～1500W的射频信号，以形成氯气等离子体。

所述等离子体产生装置中的气压为10～100mtorr，以形成氯气等离子体。

所述向开口中填充导电材料的步骤包括：通过电镀方法向开口中填充导电材料。

还包括：在向所述开口中填充导电材料进行清洗，所述进行清洗的步骤包括：通过化学溶液进行湿法清洗。

所述依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至开口露出所述阻挡层的步骤包括：采用干刻法进行蚀刻。

在所述插塞上形成硬掩膜层之后，在形成光刻胶层之前，在所述硬掩膜层上形成抗反射层。

与现有技术相比，本发明具有以下优点：

采用对硬掩膜层具有较大的选择比的去除工艺，可避免在氧化层和硬掩

膜低K介质层中形成凹面，减小了向开口中填充导电材料的难度，避免

造成互连结构电性连接的失败。

附图说明

图1至图2是现有技术互连结构制造方法一实施例形成的互连结构的侧面示意图；

图3是本发明互连结构制造方法一实施例的示意图；

图4至图10是本发明互连结构制造方法形成的互连结构一实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。