[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置的制造，尤其涉及一种具有通孔的半导体基材及其制造方法。

背景技术

由于各种电子元件(亦即晶体管、二极管、电阻、电容等)的集积度(integration density)持续不断的改进，使半导体业持续的快速成长发展。主要来说，集积度的改良来自于最小特征尺寸(minimum feature size)的微缩，而容许更多的元件整合至既有的芯片面积内。

此种整合的改良本质上仍为二维(2D)的，由元件集积所覆盖的体积基本上仅在半导体晶片的表面。虽然光刻技术的大幅进步使二维集成电路制造有显著的改良，在二维中所能达到的密度仍有其物理限制。其中一种限制为制造这些元件所需的最小尺寸。此外，当更多的装置置于同一芯片中时，需要更复杂的设计。又一额外限制为，装置间的内连线数量及长度亦会随装置数量增加而大幅增加。

三维集成电路(3DIC)被期许能更进一步增加电路密度。在三维集成电路之标准工艺中，两个芯片相互接合，且于每个芯片与基材上的接触垫之间亦形成电性连接。例如，方法之一为将两芯片的顶部互相接合。接着，将此堆叠芯片接合至承载基材上，并以导线将各芯片上的接触垫电性连接至承载基材上的接触垫。

此种装置需形成高深宽比的通孔以电性连接芯片的前侧及后侧。不利的是，在形成通孔之前的蚀刻技术(例如深反应性离子蚀刻，DRIE)会耗费大量时间，且需光刻工艺以定义图案，并会造成不均匀的侧壁(例如周期性的波纹)，其会导致后续工艺(例如沉积介电层、电镀等)的集积效率不佳。

因此，业界需要的是一种形成高深宽比通孔的改良方法。

发明内容

为了解决上述问题，本发明提供一种半导体装置的制造方法，包括：提供一基材，其具有一前侧及一背侧；提供一膜层于此基材的此前侧上，此膜层与此基材具有不同的组成；控制激光功率及激光脉冲次数，以激光蚀刻出一开口，其贯穿此膜层及此基材至少一部分的此前侧；填入导电材料至此开口中以形成一通孔；移除之此基材至少一部分的此背侧以暴露出此通孔；以及透过此通孔电性连接一第一元件及一第二元件。

本发明亦提供一种半导体装置的制造方法，包括：提供一基材，其具有一前侧及一背侧；提供多个膜层于此基材的此前侧上，此多个膜层具有与此基材不同的组成；控制激光功率及激光脉冲次数，以激光蚀刻出一开口，其贯穿此些膜层及此基材至少一部分的前侧，其中此开口的锥角由激光功率及激光脉冲次数所控制；填入导电材料至此开口中以形成一通孔；移除此基材一部分的此背侧，以暴露出此通孔；以及透过此通孔电性连接一第一元件及一第二元件。

本发明还提供一种半导体装置，包括：一第一芯片，具有一第一表面及相对于此第一表面之一第二表面；多个通孔，由经激光蚀刻此第一芯片的此第一表面之所形成的多个开口所形成；一第一组重分布导线，电性连接此第一芯片的半导体元件至此些通孔；以及一第二芯片，具有一第一表面及相对于此第一表面的一第二表面，此第二芯片的此第一表面具有接触垫，此第一组重分布导线电性连接此第二芯片的此些接触垫至此些通孔。

本发明可调整激光功率、激光脉冲次数、激光种类、及/或激光的波长，以控制经激光蚀刻出的开口的直径及深度。在一实施例中，经激光蚀刻出的开口可具有约40至约140微米的开口，且其深度为约10至约800微米，并具有约为0.25至20的深宽比。在另一实施例中，经激光蚀刻出的开口可具有约40微米至约140微米的直径、约200微米及约400微米的深度及约5至约10深宽比。因此本发明能够提供形成高深宽比通孔。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：

附图说明

图1显示为依照本发明一实施例的半导体装置的至遭方法。

图2显示为依照本发明一实施例的激光蚀刻的贯穿半导体装置的基材的开口。

图3显示为依照本发明一实施例的激光蚀刻的贯穿半导体装置的一部分基材的开口并接着将其暴露。

图4A至图4I显示为依照本发明一实施例的半导体装置于各种制造阶段的剖面图。

图5显示为依照本发明另一实施例的半导体装置。

图6A至图6C显示为依照本发明另一实施例的半导体装置于各种制造阶段的剖面图。

图7显示为依照本发明又一实施例的半导体装置。

上述附图中的附图标记说明如下：

30～基材         31～开口

40～基材         41～开口