[发明专利]一种芯片的散热结构

说明书

技术领域

本发明属于微电子学领域，具体涉及一种热电散热结构，主要应用于半导体集成电路芯片。

背景技术

随着器件尺度的减小，单个芯片的器件集成密度的增大以及时钟频率的提高导致芯片的功耗迅速增加。急剧增长的功耗带来芯片温度的升高，不仅会使器件及电路性能发生退化，还会对器件和电路的可靠性带来影响。当今的高性能芯片生产的热量已经达到了每平方厘米100瓦。未来的芯片可能会产生更高的热量，预计如果不采用有效的散热手段，芯片的温度甚至可以和太阳表面一样高。

目前的芯片的散热方式主要是风冷散热、水冷散热、半导体制冷片散热这几种，也有新型的管散热技术、微通道散热技术和基于热离子换能效应的制冷技术。这几种方法里，前三种方法技术相对成熟，其中风冷散热和水冷散热的散热效率要小于基于帕尔帖效应的半导体制冷片，并且水冷散热还有液体泄漏的可靠性隐患。

发明内容

本发明的目的在于提供一种基于帕尔帖热电效应的芯片散热结构。

本发明的技术方案如下：

一种芯片的散热结构，其特征在于，在芯片的上表面通过氧化隔离形成P型和N型超晶格层，P型超晶格和N型超晶格之间通过二氧化硅隔离，P型超晶格通过接触孔与芯片接低电位的金属层电学相连，同时P型超晶格上方形成金属层连接外接电源；N型超晶格通过接触孔与芯片接高电位电源的金属层电学相连，同时N型超晶格上方形成金属层连接外接电源，P型超晶格连接的外接电源电位要低于N型超晶格连接的外接电源。

其中，P型超晶格连接的外接电源电位可为地，N型超晶格连接的外接高电位电源，芯片其他金属导电层通过通孔的铜互连与外接电源连接，铜与超晶格间用二氧化硅隔离。

芯片上表面的超晶格可采用周期性SiGe/Si、BiTe/SbTe、BiTe/BiTeSe、GaN/AlN、Si/SiO₂等结构，超晶格厚度大约为1-3um左右，超晶格掺杂浓度为10¹⁹-10²⁰cm^-3左右。

超晶格与芯片间有一层1-2um左右的缓冲层，缓冲层与超晶格具有相同的掺杂浓度，从而减小超晶格与芯片之间晶格适配造成的应力。如SiGe/Si超晶格可以采用SiGe/SiGeC作为缓冲材料。

本发明的优点和积极效果：

本发明是基于帕尔帖热电效应的半导体散热结构，利用超晶格具有低热导率和类似声子局域化行为的特点，能够对芯片散热的同时抑制周围环境热量向芯片的传递。芯片工作时，电流从N型超晶格流经金属层再从P型超晶格流出。在保证芯片工作的同时，利用帕尔帖效应对芯片进行散热。该散热结构直接利用芯片的主电压而不需要提供额外的电源电压，由于超晶格结构具有低热导率以及类似于声子局域化行为的特点，能够有效抑制周围环境热量向芯片的传递。

本发明只对芯片表面而不对芯片衬底进行工艺操作，节省了对衬底操作时需要对芯片上表面进行保护的工艺步骤。同时，由于现在通常采用倒装芯片的封装技术，只对芯片上表面进行操作还能够避免对整个芯片进行打孔，降低了工艺难度与复杂度。该散热结构制造工艺与CMOS工艺相兼容，此外只在纵向方向进行工艺操作，不占用芯片面积。

附图说明

图1为芯片热电散热结构截面图；

图2为芯片热电散热结构的制备流程图。

100-芯片衬底                    101-芯片工作区

102-芯片主电源(地)金属层        103-芯片主电源(高电位)金属层

104-超晶格与金属导电层接触孔    105-N型超晶格

106-P型超晶格                   107-二氧化硅

108-外接电源V1                  109-外接电源V2

110-铜互连通孔

具体实施方式

下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。