[发明专利]全板镀金板的制作工艺

说明书

技术领域

本发明涉及一种全板镀金板的制作工艺。

背景技术

现有的全板镀金板的制作工艺采用图形前镀金工艺，其工艺流程如下：下料-内层加工-层压-钻孔-沉铜-电镀-外层图形(用大铜面做镀金导线，将镀金区域显影出来进行镀金)-全板镀金-外碱蚀(去掉所有保护膜，蚀刻掉非镀金区域)-外检-阻焊-字符-表面涂覆-外形-电测-成检-包装。

然而，图形前工艺具有以下缺陷：

a.容易镀金渗镀和蚀刻不净：用大铜面作为镀金导线，用干膜覆盖非镀金区域因为干膜和铜面结合力存在一定的问题，镀金时，镀金区域周围干膜容易脱落或药水容易渗入干膜下，造成与镀金区域周围相连接的大铜面出现渗镀金，在蚀刻时容易出现镀金区域铜面因镀金而蚀刻不净；

b.镀金质量差，容易出现镀金区域塌陷：镀金周围区域因为和铜层连接，当进行外蚀蚀刻板内图形时，容易出现镀金层下面的铜层被咬蚀掉，出现镀金面塌陷；

c.工艺局限性：因存在渗镀和镀金塌陷的问题，当板件线路较密时容易出现渗镀短路，而当PAD尺寸精度要求高时，因为渗镀和塌陷问题，会出现实际尺寸不满足或超出客户要求的情况。故此种图形前镀金工艺生产不了高密度线路和高精度尺寸的板件。

发明内容

本发明主要解决的技术问题是提供一种全板镀金板的制作工艺，该工艺能够克服镀金渗镀、蚀刻不净、镀金质量差、镀金区域塌陷和工艺局限性的缺陷。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种全板镀金板的制作工艺，包括以下步骤：

a.在电路板上一次性做出具有镀金区域和非镀金区域的所有板内图形；

b.在做好所有板内图形的整板电路板上沉覆上一层厚度为0.3um～0.8um的金属导电层；

c.在沉覆有金属导电层上的非镀金区域上贴上保护干膜以保护非镀金区域，而裸露出沉覆有金属导电层的镀金区域；

d.利用沉覆的金属导电层导电，在电路板上的镀金区域进行镀金；

e.用3％-5％的NaOH冲洗浸泡2-5min去掉非镀金区域上的保护干膜；

f.采用过硫酸钠溶液微蚀去掉非镀金区域上沉覆的金属导电层。

其中，在步骤a与步骤b之间还包括：对做出的所有板内图形进行外检的步骤。

其中，在步骤f之后还包括：对整板进行阻焊的步骤。

其中，在对整板进行阻焊的步骤之后，还包括印刷字符的步骤。

其中，在印刷字符的步骤之后，还包括外形检测并进行电测试的步骤。

其中，在外形检测并进行电测试的步骤之后，还包括进行成品检测的步骤。

其中，上述步骤b中沉覆的金属导电层为薄铜层。

本发明的有益效果是：区别于现有技术的镀金渗镀、蚀刻不净、镀金质量差、镀金区域塌陷和工艺局限性的缺陷，本发明具有如下优点：

第一、解决了镀金渗镀和蚀刻不净的技术问题：因为薄铜工艺是通过薄铜层进行导电，其镀金区域周围均是0.3-0.8um的薄铜层，即使出现镀金渗镀，因为薄铜层上的镍金孔隙率非常大，在蚀刻时，也能把此多余的镍金和沉铜层蚀刻的干干净净；

第二、解决了镀金金面塌陷的问题：因为薄铜工艺是先把其他非镀金铜层蚀刻掉，通过薄铜层进行导电，然后通过微蚀去除薄铜层，金镍层下的铜层虽然没有被镀金层保护但也不会被蚀刻掉，不会出现金面塌陷；

第三、突破生产工艺的局限：因薄铜工艺是先把其他所有图形蚀刻出来，对PAD尺寸精度要求高和线路密集性板件一次性做出来图形，镀金时出现的渗镀也能被蚀刻去除，不存在镀金后短路或尺寸满足不了要求的情况。

附图说明

图1是本发明全板镀金板的制作工艺实施例的工艺流程图；

图2是本发明实施例中做出镀金区域和非镀金区域的图形步骤后的镀金板示意图；

图3是本发明实施例中覆盖金属导电层步骤后的镀金板示意图；

图4是本发明实施例中贴上保护干膜保护非镀金区域步骤后的镀金板示意图；

图5是本发明实施例中对镀金区域进行镀金步骤后的镀金板示意图；

图6是本发明实施例中去掉保护干膜步骤后的镀金板示意图；

图7是本发明实施例中微蚀去掉金属导电层步骤后的镀金板示意图。

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

请参阅图1～图7，本发明全板镀金板的制作工艺，包括以下步骤：

a.在电路板上一次性做出具有镀金区域10和非镀金区域11的所有板内图形；