[发明专利]一种含有停止层的集成电路介电层结构

说明书

技术领域

本发明涉及半导体制造技术，具体地说，涉及一种含有停止层(stop layer)的集成电路介电层结构，尤其是金属层间绝缘层(Inter-Metal-Dielectric，IMD)结构。

背景技术

随着集成电路芯片尺寸越来越小，其上金属线的线宽也越来越小，随之出现了堆叠型金属导孔(unlanding Mvia)。金属导孔(Mvia)作为接触窗，制造时必须能够覆盖Metal TK、IMD TK、蚀刻速率的正常变化，因此，金属导孔应该保持足够的过蚀刻量，以确保金属导孔不能断开。与此同时，可能存在金属导孔贯通(Mvia through)的风险，即上层金属导孔与下层金属导孔相连通。

如图1所示，为现有技术中IMD结构的示意图。该结构中，底层11为层间介电层(Inter Layer Dielectric，ILD)或IMD，上层13为IMD，中间层12为金属层。该结构的左侧为正常情况下堆叠金属导孔(Stack Mvia)14、15的结构，而右侧为漂移情况下贯通的堆叠金属导孔16、17的结构。在后续溶剂清除过程中，金属导孔贯通的存在会导致下层金属导孔16中的金属导孔钨栓塞(Mvia W plug)被侵蚀，从而造成金属导孔钨栓塞丢失，进而引起金属导孔阻值异常，以及产品的低产率。

传统的IMD结构是通过改善Metal TK、IMD TK、蚀刻速率的变化来避免金属导孔的断开和贯通，这将受限于机台的能力，当工序窗口(process window)太小时，就不能同时满足避免金属导孔断开和避免金属导孔贯通的要求。

发明内容

本发明的目的是提供一种含有停止层的集成电路介电层结构，它能够避免其上金属导孔断开和贯通，进而避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。

为达到上述目的，本发明采用如下技术方案：

一种含有停止层的集成电路介电层结构，包括第一介电层，所述第一介电层上设置有金属层，所述金属层上设置有第二介电层；其中，所述第一介电层上设置有第一金属导孔，所述第二介电层上设置有第二金属导孔，所述第一金属导孔和第二金属导孔形成堆叠金属导孔，其中，

所述金属层与第二介电层之间设置有停止层，该停止层的材质不同于所述金属层和第二介电层的材质；

或者，所述第二介电层内部设置有停止层，该停止层的材质不同于所述第二介电层中的其它材质。

作为上述技术方案的优选方案，所述第一介电层为层间介电层，所述第二介电层为金属层间绝缘层。

作为上述技术方案的优选方案，所述第一介电层和第二介电层均为金属层间绝缘层。

本发明的集成电路介电层结构中设置有材质不同的停止层，利用其相同蚀刻工艺不同蚀刻速率的差异，来调节蚀刻深度，因此，本发明能够在保证金属导孔有足够过蚀刻量的前提下，有效减少金属导孔蚀刻的贯通量，进而能够避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。

附图说明

下面结合附图对本发明作详细说明。

图1为现有技术中IMD结构的示意图；

图2为本发明的集成电路介电层结构的示意图；

图3为图2所示集成电路介电层结构在蚀刻时的结构图。

具体实施方式

如图2所示，本发明提供一种含有停止层的集成电路介电层结构，它包括第一介电层21，第一介电层21上设置有金属层22，金属层22上设置有第二介电层23；第一介电层21上设置有第一金属导孔24、26，第二介电层上23设置有第二金属导孔25、27，第一金属导孔和第二金属导孔形成堆叠金属导孔(在图2中，金属导孔24、25形成一对堆叠金属导孔，金属导孔26、27形成另一对堆叠金属导孔)；其中，

金属层22与第二介电层23之间设置有停止层28，停止层28的材质不同于金属层22和第二介电层23的材质；

或者，第二介电层内部设置有停止层(该种情况图中未示出)，该停止层的材质不同于所述第二介电层中的其它材质。

本发明的集成电路介电层结构中设置有材质不同的停止层28，利用其相同蚀刻工艺不同蚀刻速率的差异，来调节蚀刻深度，因此，本发明能够在保证金属导孔有足够过蚀刻量的前提下，有效减少金属导孔蚀刻的贯通量，进而能够避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。

本发明的集成电路介电层结构可以为金属层间绝缘层结构，具体可以为如下两种结构：

第一种结构：第一介电层21为层间介电层，第二介电层23为金属层间绝缘层；