[发明专利]一种嵌入式闪存及其制造方法

说明书

技术领域

本发明涉及存储器技术，尤其涉及一种嵌入式闪存及其制造方法。

背景技术

嵌入式闪存(Embedded-Flash)技术将闪存存储器电路嵌入到标准的逻辑或混合电路工艺中，由于高效集成的优势，已被广泛应用到各种消费电子产品、工业应用、个人电脑和有线通讯设备。构成存储器电路的闪存单元通常是两层多晶硅栅结构，其具有绝缘的侧壁隔离物(spacer)，宽度为D1；构成外围逻辑和混合电路的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)通常是单层多晶硅栅结构，其具有的绝缘的侧壁隔离物宽度为D2。

对于闪存单元，为了保证闪存非挥发性记忆体单元的擦写次数、数据保持的可靠性等性能，通常侧壁隔离物宽度D1倾向于比较大，而对于外围晶体管单元，侧壁隔离物宽度D2太大会使晶体管饱和电流变小，导致电路速度变慢。而在传统嵌入式闪存工艺中，侧壁隔离物宽度通常在闪存单元和在外围晶体管单元是相同的(即D1＝D2)，这使得闪存单元的性能和外围晶体管单元的性能无法达到最佳平衡。

发明内容

本发明的目的是提供一种能够使闪存单元和外围晶体管单元同时达到较好特性的嵌入式闪存及其制造方法。

为达到上述目的，本发明采用如下技术方案：

一种嵌入式闪存，包括闪存单元和外围金属氧化物半导体场效应晶体管MOSFET单元，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物；外围MOSFET单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，其中，闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度。

一种制造上述嵌入式闪存的方法，包括：

步骤1：提供衬底，在其上形成场区以隔离有源器件，并在有源区分别形成闪存单元的沟道和外围MOSFET单元的沟道；

步骤2：在闪存单元的沟道之上和外围MOSFET单元的沟道之上分别形成两层结构的内存单元的栅极和单层结构的外围MOSFET单元的栅极；

步骤3：在闪存单元的栅极和外围MOSFET单元的栅极上形成绝缘的隔离物；

步骤4：对闪存单元的栅极上的隔离物和外围MOSFET单元的栅极上的隔离物进行各向异性蚀刻，使得最终保留的闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度；

步骤5：通过掩模和植入步骤以及热处理步骤，形成闪存单元的源漏极和外围MOSFET单元的源漏极。

进一步地，步骤1中形成场区的方法为浅沟槽隔离技术或者为区域硅氧化隔离技术。

进一步地，步骤1中形成的闪存单元的沟道为n型或p型，形成的外围MOSFET单元的沟道为包括n沟道和p沟道的组合。

进一步地，步骤2中对衬底进行轻掺杂漏极植入以及防止源漏穿通植入。

进一步地，步骤3具体为：利用四乙基正硅酸盐的方法沉积未掺杂的二氧化硅层，然后沉积氮化硅层。

进一步地，步骤3中闪存单元的侧壁隔离物的宽度大于或等于外围MOSFET单元的侧壁隔离物的宽度。

本发明利用侧壁隔离物沉积和各向异性蚀刻，使得闪存单元的侧壁隔离物的宽度大于外围晶体管单元的侧壁隔离物的宽度，从而可以使闪存单元和外围晶体管单元同时达到较好的特性，提高了嵌入式内存的整体性能。

附图说明

图1为本发明中在衬底上形成场区和沟道，并形成闪存单元的栅极和外围晶体管单元的栅极的结构示意图；

图2为在图1所示的闪存单元的栅极和外围晶体管单元的栅极上形成绝缘隔离物的结构示意图；

图3为对图2中绝缘隔离物进行各向异性蚀刻后的结构示意图；

图4为在图3的基础上形成闪存单元的源漏极和外围晶体管单元的源漏极，从而制成最终产品的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图4所示，本发明提供一种嵌入式闪存，包括闪存单元(图4中左半部分)和外围金属氧化物半导体场效应晶体管单元(图4中右半部分，下面简称为外围晶体管单元)，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物，宽度为D1；外围晶体管单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，宽度为D2，其中，闪存单元的侧壁隔离物的宽度D1大于外围晶体管单元的侧壁隔离物的宽度D2。