[发明专利]带锁存功能的迟滞比较器

说明书

技术领域

本发明涉及一种模拟集成电路中的迟滞比较器。

背景技术

迟滞比较器(regenerative comparator)又称施密特触发器(Schmitt trigger)，因能滤除干扰噪声而获得广泛应用。

请参见图1，这是一种现有的迟滞比较器的具体实现电路，包括第一级放大模块、正反馈模块、双端输入转单端输出模块、输出驱动模块。其具体电路结构如下：

晶体管一M1的栅极接偏置电压一VB1，源极接地；

晶体管二M2的栅极接正输入端IN+，源极接晶体管一M1的漏极；

晶体管三M3的栅极接负输入端IN-，源极接晶体管一M1的漏极；

晶体管四M4的栅极和漏极相连并和晶体管二M2的漏极相连，晶体管四M4的源极接工作电压VDD；

晶体管五M5的栅极和漏极相连并和晶体管三M3的漏极相连，晶体管五M5的源极接工作电压VDD；

晶体管六M6的栅极和漏极相连，源极接地；

晶体管七M7的漏极和晶体管六M6的栅极相连，晶体管七M7的源极接地；

晶体管八M8的栅极和晶体管六M6的栅极相连，晶体管八M8的漏极和晶体管七M7的栅极相连，晶体管八M8的源极接地；

晶体管九M9的栅极和漏极相连并和晶体管七M7的栅极相连，晶体管九M9的源极接地；

晶体管十M10的栅极和晶体管二M2的漏极相连，晶体管十M10的漏极和晶体管六M6的栅极相连，晶体管十M10的源极接工作电压VDD；

晶体管十一M11的栅极和晶体管三M3的漏极相连，晶体管十一M11的漏极和晶体管七M7的栅极相连，晶体管十一M11的源极接工作电压VDD；

晶体管十二M12的栅极接接偏置电压二VB2，源极接地；

晶体管十三M13的栅极和晶体管六M6的栅极相连，晶体管十三M13的源极和晶体管十二M12的漏极相连；

晶体管十四M14的栅极和晶体管七M7的栅极相连，晶体管十四M14的源极和晶体管十二M12的漏极相连；

晶体管十五M15的栅极和漏极相连并和晶体管十三M13的漏极相连，晶体管十五M15的源极接工作电压VDD；

晶体管十六M16的栅极和晶体管十三M13的漏极相连，晶体管十六M16的漏极和晶体管十四M14的漏极相连，晶体管十六M16的源极接工作电压VDD；

晶体管十七M17的栅极和晶体管十四M14的漏极相连，晶体管十七M17的源极接地；

晶体管十八M18的栅极和晶体管十四M14的漏极相连，晶体管十八M18的漏极和晶体管十七M17的漏极相连，晶体管十八M18的源极接工作电压VDD；

晶体管十九M19的栅极和晶体管十七M17的漏极相连，晶体管十九M19的源极接地；

晶体管二十M20的栅极和晶体管十七M17的漏极相连，晶体管二十M20的漏极和晶体管十九M19的漏极相连并作为信号输出端OUT，晶体管二十M20的源极接工作电压VDD。

其中，第一级放大模块包括晶体管一M1至晶体管五M5，正反馈模块包括晶体管六M6至晶体管十一M11，双端输入转单端输出模块包括晶体管十二M12至晶体管十六M16，输出驱动模块包括晶体管十七M17至晶体管二十M20。

其中，晶体管一M1、晶体管二M2、晶体管三M3、晶体管六M6、晶体管七M7、晶体管八M8、晶体管九M9、晶体管十二M12、晶体管十三M13、晶体管十四M14、晶体管十七M17、晶体管十九M19均为NMOS晶体管。

其中，晶体管四M4、晶体管五M5、晶体管十M10、晶体管十一M11、晶体管十五M15、晶体管十六M16、晶体管十八M18、晶体管二十M20均为PMOS晶体管。

图1所示的迟滞比较器是在放大回路中加上正反馈，使得输入电压的阈值会根据输入信号而变化，从而具有滤除噪声的功能，即迟滞功能。然而在某些电路中，例如RFID(射频识别)电路，有时不需要迟滞比较器工作，但是迟滞比较器的输入端仍然有信号输入，这会使得迟滞比较器的输出端的状态不稳定，从而影响系统稳定。

发明内容

本发明所要解决的技术问题是提供一种带锁存功能的迟滞比较器，当迟滞比较器不需要工作的时候，锁存模块可以将输出信号稳定在高电平状态，从而不影响系统稳定。

为解决上述技术问题，本发明带锁存功能的迟滞比较器包括第一级放大模块、正反馈模块、锁存模块、双端输入转单端输出模块、输出驱动模块，具体电路结构为：

晶体管一的栅极接偏置电压一，源极接地；