[发明专利]使用驱动电路的等离子体显示装置

说明书

技术领域

本发明涉及一种驱动电路，该驱动电路执行高击穿电压P沟道FET(场效应晶体管)的导通/截止控制。

背景技术

图1示出在专利文献1(日本专利公开(JP 2006-101490A))中所示的传统驱动电路的构造。第一电源NVDDH和第二电源NVDDL被连接到驱动电路，以提供第一电压VDDH，和低于第一电压VDDH的第二电压VDDL，并且接地电压GND也被连接到驱动电路。

传统的驱动电路被提供有低压控制部件113、电平移位部件111以及缓冲器部件112。

低压控制部件113被连接在第二电压NVDDL和接地电压GND之间。低压控制部件113使用第三电压VDDL作为电源电压。

电平移位部件111被提供有P沟道MOS晶体管MP101和MP102，和N沟道MOS晶体管MN101和MN102。P沟道MOS晶体管MP101和MP102与第一电压VDDH相连接。N沟道MOS晶体管MN101被连接在P沟道MOS晶体管MP101和接地电压GND之间，并且第一输入信号IN1被提供到N沟道MOS晶体管MN101的栅极。P沟道MOS晶体管MP102的栅极与P沟道MOS晶体管MP101和N沟道MOS晶体管MN101之间的第一节点A101相连接。N沟道MOS晶体管MN102被连接在P沟道MOS晶体管MP102和接地电压GND之间，并且第二输入信号IN2被提供到晶体管MN102的栅极。P沟道MOS晶体管MP101的栅极与P沟道MOS晶体管MP102和N沟道MOS晶体管MN102之间的第二节点B101相连接。

缓冲器部件112被提供有推挽输出P沟道MOS晶体管MP103和推挽输出N沟道MOS晶体管MN103。P沟道MOS晶体管MP103被连接在第一电压VDDH和输出节点OUT之间，并且其栅极与第二节点B101相连接。N沟道MOS晶体管MN103被连接在输出节点OUT和接地电压GND之间，并且第三输入信号IN3被提供给其栅极。

缓冲器部件112响应于来自于低压控制部件113的第三输入信号IN3和第二节点B101的信号执行切换操作。

图2示出在传统的驱动电路中的第一模式和第二模式下的操作。

当输入信号IN的信号电平是高电平时，低压控制部件113执行第一模式。在第一模式下，低压控制部件113将第一至第三输入信号IN1至IN3的信号电平设置为低电平、高电平以及低电平。

在该情况下，响应于高电平的第二输入信号IN2导通N沟道MOS晶体管MN102。同时，响应于低电平的第一输入信号IN1截止N沟道MOS晶体管MN101。响应于低电平的第二节点B101的信号(第二输出信号)导通P沟道MOS晶体管MP103。响应于高电平的第一节点A101处的信号(第一输出信号)截止P沟道MOS晶体管MP102。这时，因为第二节点B101的电压下降到接地电压GND，所以P沟道MOS晶体管MP101被导通。因此，输出节点OUT的电压上升到第一电压VDDH。而且，响应于低电平的第三输入信号IN3截止N沟道MOS晶体管MN103，使得输入信号IN的电平被反转并且被提供到输出节点OUT。

另一方面，当输入信号IN处于低电平时，低压控制部件113执行第二模式。在第二模式下，低压控制部件113分别将第一至第三输入信号IN1至IN3设置为高电平、低电平以及高电平。

在该情况下，由于响应于高电平的第一输入信号导通N沟道MOS晶体管MN101，使得第一节点A101的电压下降到接地电压GND。响应于低电平的第一输出信号导通P沟道MOS晶体管MP102。同时，响应于低电平的第二输入信号IN2截止N沟道MOS晶体管MN102。因此，由于第二节点B101的电压上升到第一电压VDDH，因此P沟道MOS晶体管MP103被截止。此外，响应于高电平的第三输入信号IN3导通N沟道MOS晶体管MN103，使得输出节点OUT的电压下降到接地电压GND。

引用列表：

[专利文献1]：JP 2006-101490A

发明内容

假设在第一模式下由于诸如短路的任何故障导致输出节点OUT的电压快速地从第一电压VDDH下降到接地电压GND。

在该情况下，由于P沟道MOS晶体管MP103保持导通状态，所以大量电流继续从第一电压VDDH流到P沟道MOS晶体管MN103。由于大量电流(短路电流)导致P沟道MOS晶体管MP103本身产生热。结果，P沟道MOS晶体管MP103的击穿电压下降并且P沟道MOS晶体管MP103被热破坏。