[发明专利]半导体组件

说明书

技术领域

本发明大体上是有关于一种集成电路制造工艺，且特别是有关于一种金属氧化物半导体(MOS)组件的接触窗插塞(plug)的形成方法。

背景技术

金属氧化物半导体组件是众所皆知的集成电路组件。MOS组件包含源极、漏极以与栅极。其中源极与漏极区是形成于主动区内，而栅极形成于主动区的正上方上，且通过栅介电质与主动区分离。众所皆知为内层介电质(ILD)的介电层形成于MOS组件上，接触窗插塞是形成于内层介电质中且电性连接至源极、漏极与栅极。在传统工艺中，栅接触窗插塞形成于各自主动区的正上方的区域之外，以及形成于邻接于各自的主动区的绝缘区的正上方。

发明内容

本发明的一目的就是在提供一种半导体组件，其接触窗插塞位于主动区的正上方，因此接触窗插塞可不占据额外的芯片区域，故可降低半导体组件的尺寸。

根据本发明的一实施例，提供一半导体组件，其包含半导体基板。半导体基板包含主动区、位于主动区的正上方的栅电极、以及位于栅电极上且电性耦合至栅电极的栅接触窗插塞。栅接触窗插塞包含至少一部分位于主动区的正上方，且与主动区垂直重叠。

亦揭露了其它实施例。

根据本发明的另一实施例，提供一种半导体组件，包含：一半导体基板，包含一第一主动区；一第一浅沟槽隔离区，位于该半导体基板中且邻接于该第一主动区；以及一第一金属氧化物半导体组件，包含：一第一金属栅电极，位于该第一主动区的正上方上；一第一源极/漏极区，位于第一主动区中且位于该第一金属栅电极的一侧上；以及一第一栅接触窗插塞，位于该第一金属栅电极上且电性耦合至该第一金属栅电极，其中该第一金属栅接触窗插塞包含至少一部分位于该第一主动区的正上方上，且垂直重叠该第一主动区。

根据本发明的又一实施例，提供一种半导体组件，包含：一半导体基板，包含一主动区；一浅沟槽隔离区，位于该半导体基板中且邻接该主动区；一金属氧化物半导体组件，包含：一金属栅电极，位于该主动区的正上方上；一源极/漏极区，位于该主动区中，且位于该金属栅电极的一侧；一源极/漏极硅化区，位于该源极/漏极区上；以及一栅接触窗插塞，位于该金属栅电极上，且电性耦合至该金属栅电极，其中该栅接触窗插塞位于该主动区的正上方上；一第一接触蚀刻停止层，位于该源极/漏极硅化层上，且接触该源极/漏极硅化层；一第一内层介电质，位于该第一接触蚀刻停止层上；一第二接触蚀刻停止层，位于该第一内层介电质与该第一接触蚀刻停止层上，且接触该第一内层介电质与该第一接触蚀刻停止层；以及一第二内层介电质，位于该第二接触蚀刻停止层且接触该第二接触蚀刻停止层，其中该栅接触窗插塞包含一上部位于该第二中间层介电质中、以及一下部位于该第二接触蚀刻停止层中。

本发明的实施例的优点在于，接触窗插塞位于主动区的正上方，就不再于各自的主动区占据的芯片区域之外，占据额外的芯片区域，因此可降低半导体组件的尺寸。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1A到图7D是根据本发明一实施例的制造金属半导体氧化物组件的中间步骤的剖面示意图。

【主要组件符号说明】

10：MOS组件                     12：半导体基板

14：浅沟槽隔离区                16：主动区

18：源极/漏极区                 22：源极/漏极硅化区

26：栅介电质                    28：虚设栅电极

30：栅间隙壁                    32：接触蚀刻停止层

34：ILD/ILD                     136：接触窗插塞

40：栅介电质                    42：金属栅电极

46：接触蚀刻停止层              48：ILD2

50：接触窗开口                  52：接触窗开口

54：栅接触窗插塞                56：源极/漏极接触窗插塞

58：通道                        70：MOS组件

72：栅接触窗插塞                74：主动区

具体实施方式