[发明专利]薄膜电阻器

说明书

相关申请

本申请主张于2009年11月30日提交的美国临时申请第61/264,942号以及于2010年3月30日提交的美国临时申请第61/318,856号的优先权，各个所述申请通过引用的方式结合在本文中。

实施例的描述

下文将详细参照本发明的例示性实施例来形成薄膜电阻器(TFR)，附图中说明了薄膜电阻器(TFR)的示例。在任何可能的地方，整个附图中将使用相同的参考数字来表示相同或类似的部件。所述附图将被并入本说明书中并构成本说明书的一部分，附图连同其描述一起说明了本发明的实施例，用以解释本发明的原理。在附图中：

图1-4为本发明第一实施例中形成的各种结构的横截面，而图5为其俯视图；

图6-10、12和13为本发明第二实施例中形成的各种结构的横截面，而图11为其俯视图；

图14为可根据本发明的实施例形成的电子系统的框图；

图15为横截面，其描绘了可使用还形成薄膜电阻器的一部分的层所形成的电容器；

图16为使用激光束来改变TFR的电阻的过程的横截面，而图17为其俯视图；

图18为切断TFR以提供数字剪切的过程的俯视图，而图19为切断后的TFR层的横截面；以及

图20为用作熔断器的TFR的横截面，其中使用例如电脉冲熔断所述熔断器。

应注意，所述附图的一些细节已被简化并且绘制所述附图以帮助对本发明实施例的理解，而非用于维持严格的结构精确性、细节和比例。

图1描绘了可根据已知的处理技术完成的半导体晶片基板组件。所述基板组件可包括，例如，半导体基板10，如具有介电浅槽隔离(STI)区12的半导体晶片。图1进一步描绘了介电层，包括：电介质14和层间介电(ILD)层16，例如栅极电介质(栅极氧化物)；图案化导电层18，例如多晶硅；图案化第一导电触点20，例如电耦合到导电层18的金属触点；以及图案化第二导电触点22，例如电耦合到半导体设备终端23的金属触点，如金属氧化物半导体(MOS)源或植入半导体基板10内的漏极扩散。

在完成类似于图1所描绘的结构之后，可如图2所描绘形成覆盖导电薄膜电阻器(TFR)层24，接着形成覆盖保护层26。在本例示性实施例中，TFR层24可包括镍铬(NiCr)或硅铬(SiCr)中的一种或多种，并且其厚度可介于约50至约500，例如在介于约50至约300的范围内。可使用溅射沉积、物理气相沉积(PVD)等形成TFR层24。TFR层可提供电路电阻器，并且可用在半导体基板10上的其它位置以用于其它用途。保护层26可包括二氧化硅、氮化硅或可被选择性蚀刻成TFR层24的另一非导电层。

可剪裁保护层26以提供用于对TFR层进行退火的正确条件。例如，可使用具有成分SiO_n(其中n＞2)的沉积氧化物来提供氧化条件以对保护层26的氧化物成分进行剪裁，从而在完成了的薄膜电阻器层24的表面提供正确的氧化环境。此提供用于对电阻器值的寿命漂移和电阻器温度系数进行微调的过程，以及用于在电阻器的可用寿命内对其进行稳定的方法。在本的一些使用中，也可选择呈SiO_n形式的氧化物，其中n＜2或其中n＝2。

接着，在保护层26上形成第一图案化掩模28，例如光致抗蚀剂(抗蚀剂)，随后，对保护层进行图案化，同时保留TFR层24不被蚀刻，或最低程度地蚀刻。由此，在对保护层26进行图案化之后，TFR层24可保留覆盖层。在蚀刻二氧化硅的同时对SiCr和NiCr具有高度选择性的蚀刻包括对稀释氢氟酸的使用。

在蚀刻保护层26并移除第一掩模28之后，可在图案化保护层26和覆盖TFR层24上形成覆盖金属层30，如图3中所描绘。金属层30可包括铝和铜中的一种或多种，并且还可包括多个金属层，例如氮化钛(TiN)和铝(Al)。可添加额外的接触冶金层或抗反射层以分别提供金属系统稳定性和光致抗蚀剂图案化精确性。此金属系统层的厚度可介于约3,000与约30,000之间，其取决于下文所述的金属互连是包括顶部金属化(上一个金属互连)还是底部金属层。金属层30可充当其它导电零件(为简单起见，未进行描绘)之间的互连，但是取决于设备设计，还可提供其它设备功能性。例如，金属30可提供用于位于另一设备位置处的金属/绝缘体/金属(MIM)电容器的金属化层。下文将参照图15来描绘和描述可将金属30用于另一用途的MIM电容器。

在覆盖金属层30上形成第二掩模32，例如图案化抗蚀剂层，接着对覆盖金属层30和TFR层24的暴露部分进行蚀刻。在蚀刻之后，移除第一掩模32以形成类似于图4的结构。