[发明专利]开口的填充方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种开口的填充方法。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着22nm甚至更小特征尺寸的技术节点发展，而芯片的运算速度明显受到金属导线所造成的电阻电容延迟(Resistance Capacitance Delay Time，RC Delay Time)的影响。因此在目前的半导体制造技术中，采用具有更低电阻率的铜金属互连，来代替传统的铝金属互连，以改善RC延迟的现象。

铜电镀工艺已广泛地应用于集成电路的金属互连制造工艺中，用来填充介质层中的沟槽和通孔，制造铜金属连线并实现上下金属连线层之间的连通。另外，在紧邻器件层的接触插塞结构中，如果使用铜接触，也采用电镀的方法填充。在采用穿硅通孔(Through Si Via，TSV)实现的三维封装技术中，也需采用电镀的方法对TSV进行填充。

目前，随着器件小型化的不断深入，半导体结构的尺寸越来越小，致使电镀填充的难度越来越大。特别是当半导体结构的深宽比很大时，比如TSV，由物理气相沉积法(PVD)形成的扩散阻挡层和铜籽晶层在通孔上部会形成锁颈，该锁颈会随着电镀的过程中进一步扩大，最终致使通孔开口封闭，造成填充的通孔中形成空洞，影响器件的可靠性。

图1至图4为现有一种通孔的填充方法。如图1所示，半导体衬底表面包括底层金属连线层10和具有通孔11的介质层12，如图2所示，采用PVD方法在所述半导体衬底表面沉积扩散阻挡层13和铜籽晶层14，通常为防止金属材料向介质层12中扩散，所述扩散阻挡层13的厚度不能小于一定值(例如6纳米)，而当通孔的尺寸低于一定值时(例如20纳米)，扩散阻挡层13沉积之后，给铜籽晶层14沉积留下的空间深宽比变得更大；如图3所示，在通孔11内外的铜籽晶层14表面电镀铜金属层15，由于电镀工艺本身的填孔能力有限，沉积铜金属层15时会不可避免地在通孔11的开口处形成一定程度的锁颈A，即相对通孔内部来说通孔开口处会沉积更多铜金属层15，如图4所示，随着电镀工艺的进行，继续沉积铜金属层15会导致通孔11开口过早地关闭，导致在已经填充铜金属层15的通孔11中留下空洞B，最终造成电路可靠性问题。

此外，在3D封装中使用的贯穿孔和先进金属互连工艺中的沟槽，由于深宽比较大，在沉积扩散阻挡层和铜籽晶层时产生的锁颈也会造成同样的填充问题。

发明内容

本发明解决的问题是提供一种开口的填充方法，能够避免填充空洞的出现，提高电路的可靠性。

为解决上述问题，本发明提供一种开口的填充方法，包括：

提供半导体衬底，至少具有底层金属连线层和所述底层金属连线层上方隔离介质层，所述隔离介质层中具有开口；

在开口内和开口外的隔离介质层表面依次形成扩散阻挡层和籽晶层；

在所述开口外的籽晶层表面形成掩膜层；

在具有掩膜层的半导体衬底上覆盖金属层，所述金属层将所述开口填充。

在所述开口外的籽晶层表面形成掩膜层的步骤中，采用具有方向性束流的PVD工艺或者表面处理工艺，所述束流的方向偏离半导体衬底的法线方向。

优选的，所述掩膜层具有抑制金属层材料在其表面沉积的特性。

所述掩膜层还覆盖开口的缩颈区。

所述掩膜层材料包括高电阻金属材料、半导体材料或介质材料。

优选的，所述掩膜层包括：Ta和TaN中的一种或它们的叠层。

所述表面处理工艺为氧离子注入工艺，则所述掩膜层的材料为氧化铜。

在所述开口外的籽晶层表面形成掩膜层的步骤中，通过调整工艺时间使得掩膜层仅在所述开口外的籽晶层表面形成。

所述开口包括通孔、沟槽和TSV中的一种或多种。

所述金属层将所述开口填充之后还包括：所述进行平坦化工艺，去除所述开口外的金属层、籽晶层和扩散阻挡层，以形成金属连线层。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的开口的填充方法中，在开口内和开口外的隔离介质层表面依次形成扩散阻挡层和籽晶层，而所述开口外的籽晶层表面形成有掩膜层，在所述掩膜层的阻挡作用下，后续在半导体衬底上沉积金属层的过程中，所述金属层并不是在开口内外的表面上同时沉积，而是先逐渐将所述开口内部填充，然后才沉积在开口外表面，从而能够避免缩颈现象的出现，减小或消除了空洞缺陷产生的概率，提高电路的可靠性。

附图说明