[发明专利]MOS结构的存储单元、阵列、存储器及其操作方法无效
申请号: | 201010592942.5 | 申请日: | 2010-12-17 |
公开(公告)号: | CN102544012A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 林殷茵;李慧 | 申请(专利权)人: | 复旦大学 |
主分类号: | H01L27/108 | 分类号: | H01L27/108;H01L29/10;H01L21/8242;G11C11/401 |
代理公司: | 上海正旦专利代理有限公司 31200 | 代理人: | 陆飞;盛志范 |
地址: | 200433 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mos 结构 存储 单元 阵列 存储器 及其 操作方法 | ||
1.一种存储单元,其特征在于,所述存储单元为包括源极、漏极和栅极的MOS晶体管结构,所述MOS晶体管结构的栅介质层为具有阻变存储特性的栅存储介质层。
2.如权利要求1所述的存储单元,其特征在于,所述具有阻变存储特性的栅存储介质层为HfOx,其中1<x≤2。
3.如权利要求1所述的存储单元,其特征在于,所述具有阻变存储特性的栅存储介质层为氧化铝、氧化钛、氧化锆或HfSixOy,其中1≤x≤2,1<y≤4。
4.如权利要求1所述的存储单元,其特征在于,所述具有阻变存储特性的栅存储介质层为包含氧化硅层和阻变存储特性的金属氧化物层的叠层结构。
5.如权利要求1或2或3或4所述的存储单元,其特征在于,所述存储单元还包括与所述漏极连接的位线、与所述栅极连接的字线、与所述源极连接的源线。
6.如权利要求1或2或3或4所述的存储单元,其特征在于,所述存储单元以32纳米节点或32纳米节点以下的CMOS前端逻辑工艺形成。
7.一种如权利要求1所述的存储单元的操作方法,其特征在于:
写操作时,在所述存储单元的栅极和漏极之间偏置写操作电信号以使所述具有阻变存储特性的栅存储介质层发生电阻态转变;
读操作时,在所述存储单元的栅极和漏极之间偏置第一电信号、所述存储单元的源极和漏极之间偏置第二电信号,以读取所述栅极的栅极分流大小来区分存储状态。
8.如权利要求7所述的写操作方法,其特征在于,所述写操作为写“1”操作,所述写操作电信号为使所述栅存储介质层由高阻态向低阻态转换的写“1”操作电信号。
9.如权利要求7所述的写操作方法,其特征在于,所述写操作为写“0”操作,所述写操作电信号为使所述栅存储介质层由低阻态向高阻态转换的写“0”操作电信号。
10.如权利要求7所述的写操作方法,其特征在于,所述操作方法还包括激活操作;在激活操作时,在所述存储单元的栅极上偏置激活操作电信号以使所述栅介质层的阻变特性被激活。
11.一种存储阵列,其特征在于,包括多个权利要求1-2中任一所述的按n行和m列排列的存储单元、m条位线、n条字线以及n条源线,所述位线按列排列,所述字线和所述源线按行排列,每个所述存储单元位于每条所述位线与每条所述字线的交叉点处;其中,n为大于或等于2的整数,m为大于或等于2的整数。
12.一种存储器,其特征在于,包括:
权利要求11所述的存储阵列;
行译码器;
列译码器;
灵敏放大器;
字线驱动模块;
位线驱动模块;以及
逻辑控制模块,用于控制所述字线驱动模块和所述位线驱动模块在读操作、写操作、数据保持操作以及刷新操作中的时序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010592942.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的