[发明专利]MOS结构的存储单元、阵列、存储器及其操作方法

说明书

技术领域

本发明属于嵌入式存储器技术领域，涉及MOS晶体管结构的存储单元，尤其涉及MOS晶体管结构的栅介质层具有阻变存储特性的存储单元、存储阵列、存储器及其操作方法。

背景技术

传统的动态随机存储器（DRAM）的存储单元典型地包括两个元件，也就是存储电容器C和存取晶体管T，构成1T1C的结构。图1是一个传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作,进行刷新操作之后才能进行下一步的读写操作。

这种1T1C结构动态随机存储器依靠存储电容器存储数据，于是存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸（例如32nm以下）越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。因此，传统的1T1C DRAM单元是难于按比例缩小（scaling down）的，并且与标准CMOS工艺兼容性较差。

进一步，随着半导体工艺技术的发展，关键尺寸不断减小，氧化铪作为高k介质材料开始在MOS器件结构中（特别是在其前端结构的栅存储介质层）广泛应用。由于随着半导体器件尺寸的不断缩小，电阻型存储器越体现出其优越性、并有可能替代现有的闪存技术。因此，作为半导存储介质层的二元金属氧化物中，铪的氧化物（HfOx，1＜x≤2）由于在小特征尺寸的MOS器件中并不是新引入的材料。另外，基于铪的氧化物的电阻型存储器的转换速度可以达到5纳秒，明显具有操作速度快的优势，且具有更优越的数据保持能力。因此，基于铪的氧化物的电阻型存储器被广泛研究。

但是，现有技术中基于铪的氧化物的电阻型存储器的结构主要是简单的MIM（金属-介质-金属）结构类型的存储器，其仅适用形成于CMOS的后端结构中。

 有鉴于此，有必要提出一种新型的嵌入式的动态随机存储器。

发明内容

本发明要解决的技术问题是，基于金属氧化物的存储特性，提出一种新型的MOS晶体管结构的栅介质层具有阻变存储特性的存储单元、存储阵列、存储器及其操作方法。

按照本发明的一个方面，提供一种存储单元，其包括源极、漏极和栅极的MOS晶体管结构，所述MOS晶体管结构的栅介质层为具有阻变存储特性的栅存储介质层。

优选地，所述具有阻变存储特性的栅存储介质层为HfOx，其中1＜x≤2；此时，所述存储单元可以为动态随机存储单元。

在其它实例中，所述具有阻变存储特性的栅存储介质层可以为氧化铝、氧化钛、氧化锆或HfSi_xO_y，其中1≤x≤2，1<y≤4。

所述具有阻变存储特性的栅存储介质层还可以为包含氧化硅层和阻变存储特性的金属氧化物层的叠层结构。

优选地，所述存储单元还包括与所述漏极连接的位线、与所述栅极连接的字线、与所述源极连接的源线。

优选地，所述存储单元以32纳米节点或32纳米节点以下的CMOS前端逻辑工艺形成。

按照本发明的又一方面，提供一种以上所述的存储单元的操作方法，其中：

写操作时，在所述存储单元的栅极和漏极之间偏置写操作电信号以使所述具有阻变存储特性的栅存储介质层发生电阻态转变；

读操作时，在所述存储单元的栅极和漏极之间偏置第一电信号、所述存储单元的源极和漏极之间偏置第二电信号，以读取所述栅极的栅极分流大小来区分存储状态。

按照本发明提供的写操作方法的实施例，其中，所述写操作为写“1”操作，所述写操作电信号为使所述栅存储介质层由高阻态向低阻态转换的写“1”操作电信号；所述写操作为写“0”操作，所述写操作电信号为使所述栅存储介质层由低阻态向高阻态转换的写“0”操作电信号。