[发明专利]具有绝缘层下埋入背控制栅极的SeOI衬底上的数据通路单元

权利要求书

1.一种数据通路单元，特别适用于其在绝缘体上半导体衬底上制造的集成电路中使用的环境，该衬底包括通过绝缘层与体衬底分隔开的半导体材料薄层，该单元包括场效应晶体管阵列，每个晶体管具有位于该薄层中的源极区(S₇)、漏极区(D₇)、和由该源极区和漏极区界定的沟道区(C₇)，且进一步包括形成于该沟道区上方的前栅极控制区(GA₇)，其特征在于至少一个晶体管(T₇)具有形成于该沟道区下的体衬底中的背栅极控制区(GN₂)，该背栅极区能够被偏压从而改变该晶体管的性能特征。

2.根据权利要求1所述的数据通路单元，其中背栅极线(BG₁-BG₆)连接多个晶体管的所述背栅极区。

3.根据权利要求2所述的数据通路单元，其中所述背栅极线(BG₁-BG₆)沿着晶体管的行延伸到该绝缘层下的该体衬底中。

4.根据权利要求1所述的数据通路单元，其中该背栅极区通过具有相反的导电类型的阱与所述体衬底隔离。

5.根据权利要求1所述的数据通路单元，其中该背栅极区具有与该晶体管的沟道相同的导电类型。

6.一种制造在绝缘体上半导体衬底上的集成电路，包括根据前述权利要求中任一项所述的数据通路单元。

7.一种驱动根据权利要求1所述的数据通路单元的方法，其中当该晶体管处于截止状态时该背栅极区连接到第一电位，当该晶体管处于导通状态时该背栅极区连接到第二电位。

8.一种设计数据通路单元的方法，其中该单元特别适用于其在绝缘体上半导体衬底上制造的集成电路中使用的环境，该衬底包括通过绝缘层与体衬底分隔开的半导体材料薄层，该方法包括以下步骤：

减小所述单元的晶体管的物理宽度，从而减小其电容；以及

为该晶体管增加背控制栅极，所述栅极位于所述体衬底中，从而在使用于导通状态时增加晶体管的电导。