[发明专利]立式结构的低阻值片式负温度系数热敏电阻及其制造方法

说明书

技术领域

本发明涉及热敏电阻，特别是涉及采用叠层工艺的一种立式结构的低阻值片式负温度系数热敏电阻及其制造方法。

背景技术

广泛应用于微型精细电路的低阻值片式负温度系数(Negative Temperature Coefficient，缩略词为NTC)热敏电阻，现有制作方法大多是通过掺杂其它元素调整材料配方，以降低材料电阻率。通过印刷内电极可以降低电阻值，但是至今尚未见有通过印刷内电极制作低阻值多层叠片式NTC热敏电阻的相关报道。

发明内容

本发明所要解决的一个技术问题是弥补上述现有技术的缺陷，提供一种立式结构的低阻值片式负温度系数热敏电阻。

本发明所要解决的另一个技术问题是弥补上述现有技术的缺陷，提供一种立式结构的低阻值片式负温度系数热敏电阻制作方法。

本发明的立式结构的低阻值片式负温度系数热敏电阻技术问题通过以下技术方案予以解决。

这种立式结构的低阻值片式负温度系数热敏电阻，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片和端电极。

这种立式结构的低阻值片式负温度系数热敏电阻的特点是：

所述NTC热敏电阻芯片是叠层片式NTC热敏电阻芯片，其坯体是由生胚膜片、印刷有内电极图形的生坯膜片和有填充通孔的生坯膜片叠层压合成的五层叠片坯体。

所述五层叠片坯体自下而上依次为；

一枚印刷有切割尺寸线(mark)的生坯膜片；

由N1{≥1的正整数}枚有填充通孔的生坯膜片组成的一层下引出端，所述N1由设定的热敏电阻阻值决定；

第一枚印刷有内电极图形的生坯膜片组成的第一印刷有内电极图形的生坯膜片层；

由N2{≥1的正整数}枚空白生坯膜片组成的中间隔层，所述N2由设定的热敏电阻阻值决定；

第二枚印刷有内电极图形的生坯膜片组成的第二印刷有内电极图形的生坯膜片层；

由N3{≥1的正整数}枚有填充通孔的生坯膜片组成的一层上引出端，所述N3由设定的热敏电阻阻值决定。

本发明的立式结构的低阻值片式负温度系数热敏电阻技术问题通过以下进一步的技术方案予以解决。

所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

所述印刷有内电极的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片。

所述导电银浆是掺有钯(Pd)的银(Ag)浆料，所述钯与所述银的质量比为(0～0.8)∶1。

所述有填充通孔的生坯膜片，是采用激光在所述空白生坯膜片上开有通孔且采用所述导电银浆填充通孔的生坯膜片，所述通孔与叠层压合的所述印刷有内电极图形的生坯膜片的内电极图形中心重合。

所述内电极是圆形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。

优选的是，所述N3＝N1。

本发明的立式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以下技术方案予以解决。

这种立式结构的低阻值片式负温度系数热敏电阻制造方法，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片制作方法和端电极制作方法。

这种立式结构的低阻值片式负温度系数热敏电阻制造方法的特点是：

所述NTC热敏电阻芯片制作方法是叠层片式NTC热敏电阻芯片制作方法，包括五层叠片坯体的制作，其自下而上依次叠片的步骤如下；

1)叠放一枚印刷有切割尺寸线(mark)的生坯膜片；

2)叠放由N1{≥1的正整数}枚有填充通孔的生坯膜片组成的一层下引出端，所述N1由设定的热敏电阻阻值决定；

3)叠放第一枚印刷有内电极图形的生坯膜片组成的第一印刷有内电极图形的生坯膜片层；

4)叠放由N2{≥1的正整数}枚空白生坯膜片组成的中间隔层，所述N2由设定的热敏电阻阻值决定；

5)叠放第二枚印刷有内电极图形的生坯膜片组成的第二印刷有内电极图形的生坯膜片层；

6)叠放由N3{≥1的正整数}枚有填充通孔的生坯膜片组成的一层上引出端，所述N3由设定的热敏电阻阻值决定。

本发明的立式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以下进一步的技术方案予以解决。

所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

所述印刷有内电极的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片。

所述导电银浆是掺有钯的银浆料，所述钯与所述银的质量比为(0～0.8)∶1。