[发明专利]处理器、协处理器、信息处理系统及其方法

权利要求书

1.一种处理器，包括：

指令缓冲器，用于将由不具有操作数的多个指令形成的指令序列分离为多个段，并存储这些段；

数据保存单元，用于保存将通过使用所述多个指令处理的数据；

译码器，用于参考保存在所述数据保存单元中的数据，并逐个从位于指令序列的顶部处的指令顺序地译码这些指令中的至少一个；

指令执行单元，用于根据由所述译码器执行的译码的结果，执行指令；以及

指令序列更新控制单元，用于根据由所述译码器执行的译码的结果，控制指令序列的更新；

其中当所译码的顶部指令是分支指令时，如果发生分支，则所述指令序列更新控制单元更新指令序列，使得这些段中的任何一个的顶部指令变得位于指令序列的顶部处，以及如果不发生分支，则所述指令序列更新控制单元更新指令序列，使得紧跟在所述分支指令之后的下一个指令变得位于指令序列的顶部处。

2.根据权利要求1所述的处理器，其中将所述分支指令的分支目的地限制到在包括所述分支指令的段之前的段的顶部处的指令。

3.根据权利要求2所述的处理器，其中所述译码器译码与用于执行指令的功能有关的功能类型和与执行该指令之后更新指令序列有关的执行类型，以及其中所述指令执行单元根据所述功能类型执行该指令，以及其中所述指令序列更新控制单元根据所述执行类型控制指令序列的更新。

4.根据权利要求3所述的处理器，其中所述译码器参考保存在所述数据保存单元中的数据，并从位于指令序列的顶部处的指令开始顺序地译码多个指令，以及其中所述指令执行单元同时执行与根据所述功能类型确定的数量相等的多个指令，以及其中所述指令序列更新控制单元控制指令序列的更新，使得从所述指令缓冲器输出与根据所述执行类型确定的数量相等的多个指令。

5.根据权利要求4所述的处理器，其中所述指令序列更新控制单元具有逐个偏移多个段中仅仅顶部段的指令的功能，并保存指示在所述顶部段中包含的每个指令是否仅仅被保存在所述顶部段中的状态标签。

6.根据权利要求2所述的处理器，其中存储在所述数据保存单元中的数据包括堆栈，以及其中当完成指令序列的执行时，输出保存在所述堆栈的顶部处的数据项。

7.根据权利要求6所述的处理器，其中所述堆栈具有预定数量的级，以及如果向所述堆栈输入超过所述预定数量的级的多个数据项，则从在所述堆栈的底部处保存的数据项开始，数据项消失。

8.根据权利要求6所述的处理器，还包括：

数据格式指定单元，用于指定当完成指令序列的执行时输出的数据项的格式。

9.根据权利要求2所述的处理器，其中保存在所述数据保存单元中的数据包括队列，以及其中当完成指令序列的执行时，输出在所述队列的尾部处保存的数据项。

10.根据权利要求9所述的处理器，还包括：

数据格式指定单元，用于指定当完成指令序列的执行时输出的数据项的格式。

11.一种协处理器，包括：

指令缓冲器，用于从更高层处理器接收由不具有操作数的多个指令形成的指令序列，将这些指令分离为多个段，并存储这些段；

数据保存单元，用于保存将通过使用所述多个指令处理的数据；

译码器，用于参考保存在所述数据保存单元中的数据，并逐个从位于指令序列的顶部处的指令顺序地译码这些指令中的至少一个；

指令执行单元，用于根据由所述译码器执行的译码的结果，执行指令；

指令序列更新控制单元，用于根据由所述译码器执行的译码的结果，控制指令序列的更新；以及

输出单元，用于当完成指令序列的执行时，输出保存在所述数据保存单元中的数据；

其中当所译码的顶部指令是分支指令时，如果发生分支，则所述指令序列更新控制单元更新指令序列，使得这些段中的任何一个的顶部指令变得位于指令序列的顶部处，以及如果不发生分支，则所述指令序列更新控制单元更新指令序列，使得紧跟在所述分支指令之后的下一个指令变得位于指令序列的顶部处。