[发明专利]支持数据混合的存储器控制器功能性

权利要求书

1.一种系统，包括：

具有n比特多用途寄存器(MPR)的存储器设备；以及

与所述存储器设备耦合的存储器控制器，所述存储器控制器针对N比特的至少N种组合，通过非混合总线向所述MPR写入一比特组合；通过混合总线从所述MPR读取所述比特组合；以及生成与所述混合总线相对应的、在所述存储器设备和所述存储器控制器之间的比特排序的映射，所述存储器控制器通过使用所述映射以及向数据应用纠错码来向所述存储器设备中的存储器位置写入所述数据。

2.如权利要求1所述的系统，其中，所述存储器设备包括双列存储器模块(DIMM)上的动态随机存取存储器(DRAM)集成电路(IC)。

3.如权利要求1所述的系统，其中，所述存储器控制器针对N比特的至少N种组合向所述MPR写入一比特组合的操作包括：针对8比特的存储器设备，向所述MPR顺序写入走“0”模式。

4.如权利要求1所述的系统，其中，所述存储器控制器针对N比特的至少N种组合向所述MPR写入一比特组合的操作包括：针对8比特的存储器设备，向所述MPR顺序写入走“1”模式。

5.如权利要求1所述的系统，还包括多个存储器设备，其中，所述存储器控制器针对每一级存储器生成所述存储器控制器和所述多个存储器设备之间的比特的映射。

6.如权利要求1所述的系统，其中，写入到存储器的所述数据包括72比特的块，所述72比特的块具有由所述存储器控制器根据所述映射重新排布的64比特的数据部分，和8比特的纠错码(ECC)校验和。

7.如权利要求1所述的系统，其中，所述存储器控制器还从所述存储器设备读取数据块，并且向从所述存储器设备所读取的数据应用所述映射和纠错码。

8.一种方法，包括：

针对N比特的至少N种组合，通过非混合总线向存储器设备中的多用途寄存器(MPR)写入一比特组合；

通过混合总线从所述MPR读取所述比特组合；

基于写入到所述MPR的所述比特组合与从所述MPR读取的相应比特组合的比较，生成在所述存储器设备和存储器控制器之间的所述混合总线的比特排序的映射；以及

通过使用所述映射以及向数据应用纠错码来向所述存储器设备中的存储器位置写入所述数据。

9.如权利要求8所述的方法，其中，所述存储器设备包括双列存储器模块(DIMM)上的动态随机存取存储器(DRAM)集成电路(IC)。

10.如权利要求8所述的方法，其中，针对N比特的至少N种组合向所述MPR写入一比特组合的操作包括：针对8比特的存储器设备，向所述MPR顺序写入走“0”模式，所述比特组合至少包括：

1111 1110，

1111 1101，

1111 1011，

1111 0111，

1110 1111，

1101 1111，

1011 1111，以及

0111 1111。

11.如权利要求8所述的方法，其中，针对N比特的至少N种组合向所述MPR写入一比特组合的操作包括：针对8比特的存储器设备，向所述MPR顺序写入走“1”模式，所述比特组合至少包括：

0000 0001，

0000 0010，

0000 0100，

0000 1000，

0001 0000，

0010 0000，

0100 0000，

1000 0000。

12.如权利要求8所述的方法，在具有多个存储器设备的系统中，还包括针对每个存储器设备生成映射。

13.如权利要求8所述的方法，其中，写入到存储器的所述数据包括72比特的块，所述72比特的块具有由所述存储器控制器根据所述映射重新排布的64比特的数据部分，和8比特的纠错码(ECC)校验和。

14.如权利要求8所述的方法，还包括：用所述存储器控制器从所述存储器设备读取数据块，并且向从所述存储器设备所读取的数据应用所述映射和纠错码。