[发明专利]支持数据混合的存储器控制器功能性

说明书

技术领域

本发明的实施例涉及电子系统中的存储器架构。更具体地，本发明的实施例涉及用于支持数据混合(swizzling)和解混合(de-swizzling)的技术。

背景技术

当电子系统的存储器数据总线被设计并且从存储器控制器向存储器模块路由时，普遍是将迹线“混合”以优化数据字节或半字节内的路由。数据混合是指印刷电路板(PCB)上在存储器控制器端和存储器模块端数据比特排序不同之处的数据线路由。

图1图示存储器控制器和存储器模块之间的数据混合的实例。图1提供仅有两个比特被混合的4-比特实例。在实际实现中，可以支持具有任意混合量的任意比特数。用于两个数据比特(D1和D3)的线直接连在存储器控制器120和存储器设备140的相应引脚之间。即，从存储器控制器120发送的数据比特D1和数据比特D3分别被存储器设备140接收为数据比特D1和数据比特D3。从存储器设备140向存储器控制器120的传输以相同的方式进行。

另两个数据比特(D0和D2)被混合。在图1的实例中，与存储器控制器120的数据比特D0对应的引脚的线与存储器设备140的数据比特D2对应的引脚耦合。类似地，与存储器控制器120的数据比特D2对应的引脚的线与存储器设备140的数据比特D0对应的引脚耦合。

因此，随着数据从存储器控制器120移到存储器设备140，其被数据线混合。随着数据从存储器设备140移回存储器控制器120，其被解混合，并且存储器控制器120所接收的数据是正确排序且即可使用的。

该数据混合途径曾经在很多情况下是有效的。然而，随着系统复杂度和鲁棒性的增加，简单的混合技术可能是不够的。

附图说明

本发明的实施例是以实例的方式而非以限制性的方式图示在附图中，其中类似的标号指代类似的部件。

图1图示存储器控制器和存储器模块之间数据混合的实例。

图2是电子系统的一个实施例的框图。

图3是用于生成混合映射(swizzling map)的技术的一个实施例的流程图。

图4是用于使用混合映射和纠错码向存储器写入数据的技术的一个实施例的流程图。

图5是用于使用混合映射和纠错码从存储器读取数据的技术的一个实施例的流程图。

具体实施方式

在下面的描述中给出了很多具体细节。然而，可以在没有这些具体细节的情况下实践本发明的实施例。另外，未详细示出公知的电路、结构和技术，以免模糊对本描述的理解。

在支持错误校验和/或纠错功能性的系统中，图1实例中所图示的混合技术是无效的。纠错机制需要数据排序以有效地操作。本文描述的是可以被存储器控制器用来生成可用于纠错操作的混合映射的训练技术。

在一个实施例中，存储器控制器可以在将数据写入存储器之前使用混合映射来在内部对数据进行混合，从而在存储器芯片引脚处数据以正确的次序出现。在读取时，控制器可以在进行纠错操作之前使用混合映射在内部对所述数据进行解混合。

图2是电子系统的一种实施例的框图。图2中示出的电子系统旨在表示电子系统(有线的或无线的)的范围，例如包括：台式计算机系统、膝上型计算机系统、蜂窝电话、个人数字助理(PDA)(包括具有蜂窝能力的PDA)、机顶盒。备选电子系统可以包括更多、更少和/或不同组件。

电子系统200包括用于传送信息的总线205或其它通信设备，以及耦合到总线205、可处理信息的处理器210。虽然电子系统200被示出为具有单个处理器，但是电子系统200可以包括多个处理器和/或协处理器。电子系统200还可以包括随机存取存储器(RAM)或其它动态存储设备225(被称为存储器)，其耦合到耦合于总线205的存储器控制器220，并且可以存储信息以及可被处理器210执行的指令。存储器225还可用于在由处理器210执行指令期间存储临时变量或其它中间信息。

存储器设备225可以是各种存储器设备中的任意一种，所述存储器设备例如配置为单列存储器模块(SIMM)、双列存储器模块(DIMM)等。存储器模块包括一个或多个动态随机存取存储器(DRAM)芯片，它们被耦合以接收待存储到存储器225中的数据比特。所述DRAM芯片例如可以为4比特宽的存储器芯片、8比特宽的存储器芯片、16比特宽的存储器芯片等等。

电子系统200还可以包括耦合到总线205、可以为处理器210存储静态信息和指令的只读存储器(ROM)和/或其它静态存储设备230。数据存储设备240可以耦合到总线205以存储信息和指令。例如磁盘或光盘的数据存储设备240和对应驱动器可耦合到电子系统200。