[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求于2010年6月10日提交的韩国专利申请No.10-2010-0054877的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及制造半导体器件的技术，更具体而言，涉及用于在半导体器件中形成精细图案的方法。本发明的示例性实施例对形成精细金属互连(fine metal interconnection)的方法有所帮助。

背景技术

由于半导体器件变得高度集成化，期望形成精细的图案。然而，由于曝光设备的有限的分辨率，难以利用20nm或小于20nm的工艺来制造具有精细图案的器件。

为了解决这一问题，通常采用在硬掩模的侧壁上形成间隔件并执行间接图案化的间隔件图案化技术(SPT)。这样的技术例如公开在韩国未审查专利公开No.2008-0113857中。

图1A至图1G是示出利用常用的SPT工艺来形成金属互连的方法的剖面图。

参见图1A，接触插塞102a、102b和102c彼此间隔预定的距离并贯穿绝缘层101而形成。绝缘层103形成在插塞102a、102b和102c、以及绝缘层101上，硬掩模层104和非反射层105形成在绝缘层103上。光致抗蚀剂图案106形成在非反射层105上而与插塞102a和102c重叠。绝缘层103包括氧化硅，硬掩模层104包括碳基薄膜。

参见图1B，利用光致抗蚀剂图案106作为刻蚀阻挡层来刻蚀非反射层105和硬掩模层104，并去除残留的光致抗蚀剂图案以及非反射层，由此形成硬掩模图案104a和104c。

参见图1C，在包括硬掩模图案104a和104c的所得结构上沉积用于间隔件的薄膜107。用于间隔件的薄膜107包括相对于绝缘层103具有刻蚀选择性的金属。参见图1D，刻蚀薄膜107以形成间隔件107a。

参见图1E，去除硬掩模图案104a和104c，并利用间隔件107a作为刻蚀阻挡层来刻蚀绝缘层103，由此形成绝缘图案103a。

参见图1F和图1G，在包括绝缘图案103a的所得结构上沉积金属层108，并利用化学机械抛光(CMP)将沉积金属层108平坦化，直到暴露绝缘图案103a为止，由此形成金属互连108a。

如上所述，在形成金属互连的现有方法中，工艺相对复杂。

例如，根据现有技术，总共要使用包括绝缘层、硬掩模层、非反射层、用于间隔件的薄膜、以及金属层这五层。此外，根据现有技术，要执行三次刻蚀工艺，即对硬掩模层的刻蚀、用于间隔件的刻蚀、以及对绝缘层的刻蚀。

发明内容

本发明的实施例涉及一种利用简化的工艺来形成精细的金属互连的方法，在所述简化的工艺中，层叠并使用的薄膜数量少，且刻蚀工艺的次数少。

根据本发明的实施例，一种制造半导体器件的方法包括以下步骤：在衬底结构之上形成多个光致抗蚀剂图案；在包括光致抗蚀剂图案的结构之上形成用于间隔件的绝缘层；各向异性地刻蚀绝缘层来在光致抗蚀剂图案的侧壁上形成多个间隔件，并形成贯穿绝缘层的第一开口以暴露衬底结构；以及去除光致抗蚀剂图案来在绝缘层中形成第二开口，以暴露衬底。

根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：将顶表面比半导体结构的光致抗蚀剂图案的顶表面低的区域中的绝缘层去除来形成贯穿半导体结构的绝缘层的第一开口，并将绝缘层留在光致抗蚀剂图案的侧壁之上，其中，在去除绝缘层之前，绝缘层覆盖光致抗蚀剂图案的顶表面；以及去除光致抗蚀剂图案来形成贯穿绝缘层的第二开口，其中，半导体结构包括第一导电构件，并且光致抗蚀剂图案在去除光致抗蚀剂图案之前与第一导电构件相接触。

根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底结构之上形成第一绝缘层；形成第一导电构件至第三导电构件，所述第一导电构件至第三导电构件贯穿第一绝缘层而延伸，并沿第一方向彼此间隔开；形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，所述第一光致抗蚀剂图案和第二光致抗蚀剂图案与第一导电构件和第三导电构件重叠，并沿与第一方向大致垂直的方向延伸；在包括第一光致抗蚀剂图案和第二光致抗蚀剂图案的结构之上形成用于间隔件的绝缘层；各向异性地刻蚀绝缘层来在第一光致抗蚀剂图案和第二光致抗蚀剂图案的侧壁上形成多个间隔件，并形成使第二导电构件暴露的第一开口；以及去除第一光致抗蚀剂图案和第二光致抗蚀剂图案来形成使第一导电构件和第三导电构件暴露的第二开口。

附图说明

图1A至图1G是利用现有的SPT工艺来形成金属互连的方法的剖面图。