[发明专利]一种基于高速总线和GPU的多维混合扩频系统及方法

权利要求书

1.一种基于高速总线和GPU的多维混合扩频系统，其特征在于：包括发送单元、GPU单元、接收单元及数据主控单元；其中，发送单元包括发射天线、发射射频模块及低中频/基带发模块；接收单元包括接收天线、接收射频模块及低中频/基带收模块；数据主控单元包含高速总线和主控/缓冲与显示模块；

上述各部分连接关系如下：发送单元的发射天线、发射射频模块、低中频/基带发模块依次通过数据线连接；接收单元的接收天线、接收射频模块、低中频/基带收模块依次通过数据线连接；GPU单元、数据主控单元中的主控/缓冲与显示模块、发送单元的低中频/基带发模块和接收单元的低中频/基带收模块分别与高速总线互连；

所述的GPU单元用于完成对大量低中频/基带收发的数据进行复杂基带收发算法处理；基带接收算法包括：将从高速总线输入的接收多路基带IQ数据进行信道估计、信道译码、均衡、解扩、空时译码、解交织、解调、解跳及各种滤波基带处理；基带发送算法包括：将信源数据信息经信源编码、调制、空时编码、交织、扩频、组帧、跳频及各种滤波基带处理。

2.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的发射天线包括多路射频频段天线，用于完成多路多维混合扩频射频信号的发送；所述的接收天线包括多路射频频段天线，用于完成多路多维混合扩频射频信号的接收。

3.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的发射射频模块包括2n路缓冲、2n路带通滤波器、n个跳频I、Q载波产生器、n个变压器、n个发射射频带通滤波器、n个发射射频低通滤波器和n路低噪放；其连接关系为：每一路的缓冲器分别与对应的带通滤波器相连，每两路带通滤波器与对应的一个I、Q载波产生器相连，I、Q载波产生器与相应的变压器相连，变压器与发射射频带通滤波器相连，发射射频带通滤波器与低噪放相连，低噪放与发射射频低通滤波器相连；用于将模拟低中频/基带信号上变频到射频频段，进行射频处理。

4.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的低中频/基带发模块包括FPGA芯片、多路双路低中频/基带DAC；多路双路低中频/基带DAC分别与FPGA芯片互连；用于从高速总线接收GPU单元数据，将其转换为多路I、Q数据信号，再进行多路数模转换得到多路I、Q模拟低中频/基带信号输出。

5.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的主控/缓冲与显示模块包括大容量高速内存、显示器和CPU控制器；大容量高速内存和CPU控制器分别位于主板上，主板接口与显示器相连；大容量高速内存用于缓冲高速传输的多路收发基带数据；CPU控制器用于控制系统各模块的工作和状态监控；显示器用于显示设置参数及相关模块运行结果。

6.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的接收射频模块，包括n路接收射频低通滤波器、n路低噪放、n个接收射频带通滤波器、n个变压器、n路跳频I、Q载波产生、2n路带通滤波器和2n路缓冲；其连接关系为：每一路的接收射频低通滤波器分别与对应路的低噪放相连，低噪放与对应路的接收射频带通滤波器相连，接收射频带通滤波器与对应路的变压器相连，变压器与对应路的I、Q载波产生器相连，I、Q载波产生器与相应的两路带通滤波器相连，带通滤波器与缓冲相连；用于将接收的多路多维混合扩频射频信号从射频频段下变频到多路I、Q模拟低中频/基带信号。

7.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的低中频/基带收模块，包括多路双路低中频/基带ADC和FPGA芯片；多路双路低中频/基带DAC分别与FPGA芯片互连；多路双路低中频/基带ADC用于将多路I、Q模拟低中频/基带信号转换为多路I、Q数字低中频/基带信号，送入FPGA芯片；FPGA芯片用于将接收的数据送入高速总线，在进入GPU单元。

8.根据权利要求1所述的一种基于高速总线和GPU的多维混合扩频系统，其特征在于：所述的高速总线用于高速传输多路收发基带数据。

9.一种基于高速总线和GPU的多维混合扩频方法，其特征在于实现步骤如下：

步骤A：数据主控单元对传输数据进行串并转换、生成多路基带信号，GPU单元对每一路进行交织、信道编码、空时编码等基带发送信号处理后，再由发送单元进行直接序列扩频及跳频载波调制，生成多路多维混合扩频射频信号，经多路发送天线发送；

步骤B：接收单元完成对多路多维混合扩频射频信号的接收，由数据主控单元控制高速总线将接收信号经缓冲后输出到GPU单元中，GPU单元对每一路分别进行信道估计、信道译码、均衡、解扩、空时译码、解交织、解调、解跳及各种滤波基带处理，最终恢复信源发送的符号；

所述步骤A具体包括：

步骤A1：“数据主控单元”中的“主控/缓冲与显示模块”中生成信源符号并进行串并转换成多路基带信源符号；

步骤A2：“GPU单元”对步骤A1中生成的多路基带信源符号的每一路进行信道估计、信道译码、均衡、解扩、空时译码、解交织、解调、解跳及各种滤波基带处理，生成基带多维混合信号；

步骤A3：步骤A2生成的基带多维混合信号经“数据主控单元”中的“高速总线”送到发送单元的“低中频/基带发模块”；

步骤A4：“低中频/基带发模块”将接收到的多路基带多维混合信号进行多路DAC数模转换成多路模拟低中频/基带信号；

步骤A5：“发送单元”的“发射射频模块”将步骤A4生成的多路模拟低中频/基带信号进行上变频处理生成多路多维混合射频模拟信号；

步骤A6：“发送单元”的多路发送天线将步骤A5生成的多路多维混合射频模拟信号发送出去；

所述步骤B具体包括：

步骤B1：“接收单元”的多路接收天线接收多路多维混合扩频射频信号；

步骤B2：“接收单元”的“接收射频模块”将步骤B1接收的多路多维混合扩频射频信号进行下变频处理生成多路多维模拟低中频/基带信号；

步骤B3：步骤B2输出的多路多维模拟低中频/基带信号在“低中频/基带收模块”中进行多路ADC模数转换成多路多维数字低中频/基带信号；

步骤B4：“数据主控单元”的高速总线接收步骤B3输出的多路多维数字低中频/基带信号，经缓冲后输出到“GPU单元”中；

步骤B5：“GPU单元”对步骤B4输出的多路多维数字低中频/基带信号完成信道估计、信道译码、均衡、解扩、空时译码、解交织、解调、解跳及各种滤波基带处理，恢复信源发送的多路符号；

步骤B6：步骤B5输出的已恢复的多路信源符号经“数据主控单元”中“高速总线”输出到“主控/缓冲与显示模块”进行并串转换，最后生成信源发送的符号。