[发明专利]一种基于高速总线和GPU的多维混合扩频系统及方法

说明书

技术领域

本发明涉及一种基于高速总线和GPU的多维混合扩频系统及方法，属于通信技术领域。

背景技术

通信迅速发展的今天，电磁环境日益复杂，对通信系统抗干扰能力要求也越来越高。复杂的通信环境要求新的架构体制，因此设计实现顽存能力强，并有最低限度通信保障的通信系统，成为当今研究的重中之重。

直扩系统有利于信号的隐蔽，抗干扰和、保密性和抗多径能力强。跳频系统具有抗脉冲等多类干扰的强大能力，但是抗多径能力相对直扩系统较弱。同时，由于跳频信号本质上是窄带调制信号，具有很高的功率谱，因此跳速较低情况下，易于干扰其他用户，但也容易被检测和截获。直扩系统要达到强抗干扰能力必须加大扩频序列的长度，这样大大降低了调制数据的传输速率，两者之间是矛盾的。DS/FH混合扩频系统，具有DS与FH这两种扩频通信体制优点，能克服多径效应和远近效应。为了进一步提升混合扩频系统的性能，基于跳时或空时编码的多维混合扩频系统是扩频系统的发展趋势之一。研究和发展高动态DS/FH扩频系统中的各种关键技术是一条低成本、高效率的可行和必行之路。

Microsoft SORA平台是微软开发的基于PCIe总线的软硬件平台，有其特有的高速率、低延迟，处理资源丰富等优势，并且在在NSDI09最优论文之一的《Sora High Performance Software Radio Using General Purpose Multi-core Processors》中，Microsoft SORA平台基于PC机架构实现了802.11a/b/g协议，为本发明提出的系统提供了重要参考，即基于高速的PCIe总线，可以实现搭建无线通信收发平台。

基于多发多收天线的空时编码技术能够在原有单天线收发通信系统基础上显著提高系统数据速率，也是目前通信研究的热点之一。与此同时，CPU+GPU模式，能够充分发挥GPU先天优势，弥补CPU性能前进空间有限这一瓶颈，同时基于高速总线(目前GPU板卡均是基于PCIe总线)能够实现快速传输。

发明内容

本发明的目的为是提高混合扩频通信系统的频带利用率、抗干扰及衰落能力，提出一种基于高速总线和GPU技术的多维混合扩频系统及方法。

本发明的多维混合扩频系统包括发送单元、GPU单元、接收单元及数据主控单元。其中，发送单元包括发射天线、发射射频模块及低中频/基带发模块；接收单元包括接收天线、接收射频模块及低中频/基带收模块；数据主控单元包含高速总线和主控/缓冲与显示模块。

本发明的各部分连接关系如下：发送单元的发射天线、发射射频模块、低中频/基带发模块依次通过数据线连接；接收单元的接收天线、接收射频模块、低中频/基带收模块依次通过数据线连接；GPU单元、数据主控单元中的主控/缓冲与显示模块、发送单元的低中频/基带发模块和接收单元的低中频/基带收模块分别与高速总线互连。

所述的发射天线，包括多路射频频段天线，完成多路多维混合扩频射频信号的发送。

所述的发射射频模块，包括2n路缓冲、2n路BPF、n个跳频I、Q载波产生器、n个变压器、n个发射射频带通滤波器(TX BPF)、n个发射射频低通滤波器(TX LPF)和n路低噪放(LNA)，发射射频模块的连接关系如下：每一路的缓冲器分别与对应的BPF相连，每两路BPF与对应的一个I、Q载波产生器相连，I、Q载波产生器与相应的变压器相连，变压器与TX BPF相连，TX BPF与LNA相连，LNA与TX LPF相连；用于将模拟低中频/基带信号上变频到射频频段，进行射频处理。

所述的低中频/基带发模块，包括FPGA芯片、多路双路低中频/基带DAC；多路双路低中频/基带DAC分别与FPGA芯片互连；用于从高速总线接收GPU单元数据，将其转换为多路I、Q数据信号，再进行多路数模转换得到多路I、Q模拟低中频/基带信号输出。

所述的接收天线，包括多路射频频段天线，完成多路多维混合扩频射频信号的接收。

所述的接收射频模块，包括n路接收射频低通滤波器(RX LPF)、n路低噪放(LNA)、n个接收射频带通滤波器(RX BPF)、n个变压器、n路跳频I、Q载波产生、2n路BPF和2n路缓冲，接收模块的连接关系如下：每一路的RXLPF分别与对应路的LNA相连，LNA与对应路的RX BPF相连，RX BPF与对应路的变压器相连，变压器与对应路的I、Q载波产生器相连，I、Q载波产生器与相应的两路BPF相连，BPF与缓冲相连；用于将接收的多路多维混合扩频射频信号从射频频段下变频到多路I、Q模拟低中频/基带信号。