[发明专利]一种MOS器件结构及其制造方法

说明书

技术领域

本发明涉及半导体集成电路单元结构领域，尤其涉及一种MOS器件结构及其制造方法。

背景技术

在半导体制造领域，随着半导体器件集成和小型化发展，隔离半导体器件的隔离结构的大小也随之减小，STI(Shallow Trench Isolation，浅沟槽隔离)已成为目前0.25微米以下MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件制造的主流隔离工艺，而这种工艺不可避免地会在STI沟道区域产生应力，影响器件的性能，图1所示为现有技术的MOS器件结构的横截面示意图，所述MOS器件结构包括MOS晶体管区10和STI结构11，所述MOS晶体管区10的栅极101设于半导体衬底100上方，栅极101两侧的源/漏极区102与STI结构11边缘相接并设于半导体衬底100中。随着器件尺寸的进一步缩小，STI机械应力效应的影响已经变得越来越明显，而且STI应力不能消除，只能尽量减少。目前，减少STI机械应力效应可以采用改变STI结构的位置或者优化STI的工艺过程的方法，但是这些方法往往需要额外的工艺步骤，使得器件生产过程变得复杂，同时也增加了工艺生产的费用。实践研究发现，由STI氧化层的体积扩张而使STI结构产生的应力是一个严重影响器件性能的问题，特别是STI边缘造成的分布于整个MOS晶体管有源区的应力导致了器件特性的变化，换句话说，版图布局不同的器件即使沟道长度和宽度相同，它们也会有不同的特性。由此可以通过改变MOS晶体管的结构来改善STI机械应力效应的影响进而提出一种新的MOS器件结构及其制造方法。

发明内容

本发明所解决的技术问题在于提供一种MOS器件结构及其制造方法，以有 效地减少STI机械应力效应，改善MOS器件特性，降低工艺难度，节省工艺费用。

为了解决上述技术问题，本发明提供一种MOS器件结构，包括：

MOS晶体管区，包含栅极和源/漏极区，其中栅极设于半导体衬底上方，栅极两侧的源/漏极区设于半导体衬底中；

浅沟槽隔离结构，设于半导体衬底中，并位于隔离MOS晶体管区的两侧；

无注入离子区，位于源/漏极区和浅沟槽隔离结构之间的半导体衬底中。

进一步的，所述无注入离子区的长度为所述MOS晶体管区栅极边缘到浅槽隔离结构的最近边缘的距离的5％～10％。

根据本发明的另一面，提供一种MOS器件结构的制造方法，包括如下步骤：

提供半导体衬底，并在半导体衬底内形成浅沟槽隔离结构；

在半导体衬底上方形成栅极；

在栅极两侧形成侧墙结构；

在上述器件结构表面形成阻挡层；

将沟槽隔离结构边缘附近一预设长度的区域定义为无离子注入区，剥离除无离子注入区以外部分的阻挡层；

通过掺杂离子注入在栅极两侧未被阻挡层覆盖的半导体衬底中形成源/漏极区；

剥离无离子注入区上方的阻挡层。

进一步的，所述预设长度为栅极边缘到浅槽隔离结构最近的边缘的距离的5％～10％。

本发明所提出的新MOS器件结构，通过增加无离子注入区的结构来改变有源区的应力分布。该MOS器件结构对浅槽隔离应力的灵敏度比传统MOS器件结构要低，有效地减少STI机械应力效应，所以对器件驱动电流、阈值电压和最大跨导的影响更小，改善了MOS器件特性。而且本发明提出的这种新MOS器件的制造方法，融合了MOS器件制造的现有技术，工艺难度降低，工艺费用节省，可推广应用。

附图说明

图1为现有技术的MOS器件结构的横截面示意图；

图2为本发明较佳实施例的MOS器件结构的横截面示意图；

图3为本发明较佳实施例的MOS器件结构的制造工艺流程图；

图4A至图4G为本发明较佳实施例的MOS器件结构的制造工艺剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的MOS器件结构及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式，仅用于方便、明晰地辅助说明本发明实施例的目的。

如图2所示，本发明提供一种MOS器件结构，包括：

MOS晶体管区20，包含栅极201和源/漏极区202，其中栅极201设于半导体衬底200上方，栅极201两侧的源/漏极区202设于半导体衬底200中；

浅沟槽隔离结构21，设于半导体衬底200中，并位于MOS晶体管区20的两侧，用于隔离相邻的MOS晶体管区；