[发明专利]一种浅沟槽隔离制作方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别涉及浅沟槽隔离制作方法。

背景技术

目前的半导体集成电路(IC)器件普遍制作在衬底上。IC器件通常包括各种分立电路元件(discrete circuit elements)。为了隔离分立电路元件，使得每个分离电路元件都能够独立工作且不会受到其他元件状态的影响，在制作IC器件之前，先将衬底为彼此隔离的有源区(Active Area，AA)，然后在AA中制作分立电路元件。随着IC器件集成度的提高，现在通常采用浅沟槽隔离(Shallow Trench Insulation，STI)技术在衬底中形成STI。典型的分立电路元件有金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOS)器件。MOS器件的结构包括：AA、源极、漏极和栅极；其中，有源区位于衬底中，栅极位于AA上方，栅极两侧的AA分别进行离子注入形成源极和漏极，源极与衬底之间，及漏极与衬底之间的界面形成PN结。MOS器件加电压后，栅极下方由于电场的作用形成导电沟道。根据导电沟道中载流子类型的不同，MOS又分为空穴型导电沟道(p型沟道)的空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型导电沟道(n型沟道)的电子型金属氧化物半导体场效应晶体管(NMOS)。相比PMOS，NMOS具有功耗低、响应速度快的优点，广泛应用于大规模半导体IC中。对于将要制作NMOS的AA而言，在STI制作完成后，需要在AA中离子注入第III主族元素，例如：硼元素，在衬底中形成空穴型掺杂的P阱；接着在P阱中制作n型掺杂的源极和漏极，以及在AA上方的栅极。

现有技术中多采用硅材料作为衬底，称为硅衬底。硅衬底可以是掺杂类型为电子型的n型硅衬底或者掺杂类型为空穴型的p型硅衬底。下面以具有硅衬底的晶片(Wafer)为例，结合图2～6，详细说明图1所示的现有技术浅沟槽隔离制作方法，其步骤如下：

步骤101、图2为现有技术中STI制作方法的步骤101的剖面结构示意图，如图2所示，晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202；

本步骤中，在晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202，就是在硅衬底200的表面依次沉积二氧化硅衬垫201和氮化硅层202，沉积二氧化硅衬垫201和氮化硅层202是为了在后续步骤中起到遮蔽和保护有源区的作用，沉积二氧化硅衬垫201和氮化硅层202的方法可以采用低压化学气相沉积(LPCVD)等方法，具体步骤为现有技术，不再赘述。

步骤102、图3为现有技术中STI制作方法的步骤102的剖面结构示意图，如图3所示，晶片器件面光刻后，依次刻蚀氮化硅层202、二氧化硅衬垫201和硅衬底200，在硅衬底200中形成浅沟槽203；

本步骤中，光刻是指，在晶片表面涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影，使光刻胶图案化形成光刻图案；接着，以光刻图案为掩膜，刻蚀去除没有被光刻图案覆盖的部分氮化硅层202和部分二氧化硅衬垫201，并在去除了二氧化硅衬垫201的硅衬底200位置形成浅沟槽，刻蚀之后还要去除残留的光刻胶。

步骤103、图4为现有技术中STI制作方法的步骤103的剖面结构示意图，如图4所示，浅沟槽203表面生长柔性氧化层204(Lining Oxide，LO)；

本步骤中，LO204是二氧化硅，生长LO204的厚度为几十纳米，其作用是防止后续步骤中STI中填充的二氧化硅与硅衬底200的界面处发生尖端放电。

步骤104、图5为现有技术中STI制作方法的步骤104的剖面结构示意图，如图5所示，晶片器件面沉积二氧化硅205，填充浅沟槽203；

本步骤中，沉积二氧化硅205的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron Cycling Oxidetron Resonance，ECR)等离子体化学气相沉积(PECVD)或普通化学气相沉积(CVD)；沉积的二氧化硅205填充浅沟槽的同时也会在氮化硅层202上沉积。

步骤105、图6为现有技术中STI制作方法的步骤105的剖面结构示意图，如图6所示，化学机械研磨(Chemical Mechanical Polishing，CMP)去除部分二氧化硅205，露出氮化硅层202，最后STI退火形成STI206。