[发明专利]互连结构的制造方法

说明书

技术领域

本发明涉及半导体技术领域，更为具体的，本发明涉及互连结构的制造方法。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，而芯片的运算速度明显受到金属导电所造成的电阻电容延迟的影响。为了改善集成电路的性能，利用具有低电阻率、优良抗电迁移能力等优点的铜代替铝作为半导体内的金属互连线可降低金属互连线电阻。

另一方面，利用低介电常数介电层或是超低介电常数介电层作为金属层间介电层，可以有效降低电容。铜双镶嵌技术搭配低介电常数材料所构成的金属层间介电层(inter metal dielectric，IMD)是目前最受欢迎的互连结构工艺组合，其能够有效改善电阻电容延迟的现象，势必将成为下一代半导体工艺的标准互联技术。

现有技术中一种制造互连结构的方法如图1所示，包括：S100，提供半导体衬底，所述半导体衬底上形成有金属层间介电层，所述金属层间介电层内形成有开口，所述开口中和金属层间介质层上沉积有阻挡层，所述阻挡层上沉积有铜金属，所述铜金属填满开口并覆盖金属层间介电层上的阻挡层；S101，进行第一阶段化学机械研磨，平坦化所述阻挡层上的铜金属；S102，进行第二阶段化学机械研磨，去除所述阻挡层上的铜金属，保留金属层间介电层开口内的铜金属；S103，进行第三阶段化学机械研磨，去除所述金属层间介电层上的阻挡层。

根据现有工艺制造的互连结构剖面结构示意图如图2所示，包括金属层间介电层101、阻挡层102和铜金属103。由于所形成的阻挡层较薄，在施加电场时，铜金属103中的离子易于迁移到金属层间介电层101，使得同层的铜金属之间存在漏电流，降低了同层的铜金属之间的击穿电压，影响所制造半导体器件的时间相关介质特性。在公开号为CN1667812A的中国专利申请中还公开了更多关于半导体互连结构的制造方法。

然而，随着集成电路的尺寸缩小，铜金属互连线之间的宽度变窄，致使各层间的电场增加，同层的铜金属互连线间漏电流增加，同层的铜金属互连线间的击穿电压减小，所制造半导体器件的时间相关介质击穿(TDDB，Time-Dependent Dielectric Breakdown)的寿命逐渐减小，严重影响了所制造器件的可靠性。

发明内容

本发明解决的问题是提供一种互连结构的制造方法，降低同层的铜金属互连线之间的漏电流，提高同层的金属互连线之间的击穿电压，改善所制造半导体器件的时间相关介质击穿特性。

为解决上述问题，本发明了一种互连结构的制造方法，包括：

提供半导体衬底，所述半导体衬底上形成有金属层间介电层，所述金属层间介电层内形成有开口，所述开口中和金属层间介电层上沉积有阻挡层，所述阻挡层上沉积有铜金属，所述铜金属填满开口并覆盖金属层间介电层上的阻挡层；

进行第一阶段化学机械研磨，平坦化所述阻挡层上的铜金属；

用相对于阻挡层对铜的选择比更大的研磨剂进行第二阶段化学机械研磨，去除所述阻挡层上的铜金属，保留金属层间介电层开口内的铜金属；

降低所述半导体衬底的温度；

进行第三阶段化学机械研磨，去除所述金属层间介电层上的阻挡层。

可选地，所述金属层间介电层的材质为低介电常数材料，所述阻挡层的材质为氮化钽、钽或氮化钽/钽双层结构。

可选地，所述相对于阻挡层对铜的选择比更大的研磨剂含有H₂O₂，所述H₂O₂在研磨剂中的体积范围为1％至3％，所述含有H₂O₂的研磨剂的供给流量为300ml/min。

可选地，采用去离子水或苯并三氮唑清洗降低所述半导体衬底的温度。

可选地，所述去离子水或苯并三氮唑的温度范围为10～20摄氏度，压强范围为70～100kPa。

可选地，所述去离子水或苯并三氮唑的供给流量为100～200ml/min，所述去离子水或苯并三氮唑的清洗时间为10～15秒。