[发明专利]形成半导体存储器件导线的方法

说明书

相关申请的交叉引用

本申请要求2010年7月7日提交的韩国专利申请10-2010-0065351的优先权，本申请通过引用包含该申请的全部内容。

技术领域

本说明书的示例性实施例总的来说涉及一种形成半导体存储器件导线的方法，更具体而言，涉及一种使用金属硅化物层形成半导体存储器件的导线以改善导线电阻的方法。

背景技术

为了降低半导体存储器件的薄层电阻和接触电阻，使用金属硅化物层作为半导体存储器件导线的材料。在使用金属硅化物层形成半导体存储器件的导线的情况下，存在发生导线电耦接在一起的桥接现象的问题。

图1A和图1B是示出现有的形成半导体存储器件导线的方法的截面图。具体而言，图1A和图1B示出使用金属硅化物层作为半导体存储器件导线的实例。

参照图1A，在基础层11之上形成多个多晶硅图案15，所述多晶硅图案15通过设置在其间的绝缘层17彼此绝缘。例如，多晶硅图案15可以是用作NAND快闪存储器件的字线WL、漏选择线DSL和源选择线SSL的图案。

例如，下面描述多晶硅图案15用作字线WL、漏选择线DSL和源选择线SSL的情况。例如，可以使用以下方法来形成多晶硅图案15。首先，在形成有基础层11(即隔离层)的半导体衬底之上形成用作电介质层的栅绝缘层13。在栅绝缘层13之上形成多晶硅层。将所述多晶硅层图案化，以形成多个分隔开的多晶硅图案15。可以在形成多晶硅图案15之后将栅绝缘层13图案化。

例如，图1中仅示出了沿着基础层11(即隔离层)截取的截面。虽然未示出，但是可以在由基础层11(即隔离层)分隔开的半导体衬底的有源区(未示出)之上层叠用作隧道绝缘层的栅绝缘层(未示出)、浮栅(未示出)、用作电介质层的栅绝缘层13和多晶硅图案15。

在如上所述形成多晶硅图案15之后，形成使多晶硅图案15之间绝缘的绝缘层17，绝缘层17具有比多晶硅图案15的上表面更高的高度。据此，使用绝缘层17填充多晶硅图案15之间的空间。然后，将绝缘层17抛光以暴露出多晶硅图案15的上表面。

参照图1B，通过硅化工艺使多晶硅图案15的上表面与金属反应，据此在硅图案15之上形成自对准的金属硅化物图案19。下面详细描述金属硅化工艺。

首先，使用诸如回蚀工艺的刻蚀工艺降低绝缘层17的高度，据此暴露出多晶硅图案15的上部侧壁。在执行清洁工艺之后，在多晶硅图案15暴露出来的表面和绝缘层17的表面上形成金属层。然后，还可以在金属层之上形成覆盖层。

在形成金属层之后，执行第一退火工艺。据此，使金属从金属层向多晶硅图案15扩散，并且使多晶硅图案15的上部变成金属硅化物。然后，将保持原样的未反应的金属层和覆盖层去除。据此，使具有第一电阻的金属硅化物图案19在多晶硅图案15上自对准。然后，执行第二退火工艺以形成具有比第一电阻更低的第二电阻的金属硅化物图案19(即目标)。据此，形成包括多晶硅图案15和金属硅化物图案19的层叠结构的字线WL、漏选择线DSL和源选择线SSL。

在形成金属硅化物图案19的工艺中，金属硅化物图案19可能比多晶硅图案15更宽。在这种情况下，由于包括金属硅化物图案19的导线之间的间隔I被缩小，所以可能发生相邻导线相互连接的桥接现象。随着间隔I由于半导体存储器件的集成度增加而减小，这一现象变得更加严重。

发明内容

本发明的示例性实施例涉及一种形成半导体存储器件导线的方法，即使在导线中使用金属硅化物层，所述方法也能够改善(即减少或消除)金属线之间的桥接现象。

根据本说明书的示例性实施例，形成半导体器件导线的方法包括以下步骤：在基础层之上形成第一多晶硅层；通过将第一多晶硅层图案化来形成第一多晶硅图案；用绝缘层填充第一多晶硅图案之间的空间；刻蚀第一多晶硅图案的上部以形成凹陷区；在凹陷区的侧壁上形成间隔件；用第二多晶硅层填充凹陷区以形成第二多晶硅图案；以及执行硅化工艺以使第二多晶硅图案转化为金属硅化物图案。

所述间隔件优选包括与绝缘层的材料不同的材料。所述间隔件优选包括氮化物层。所述绝缘层优选包括氧化物层。

第二多晶硅层的硅浓度优选地比第一多晶硅层的硅浓度更低。优选地使用硅(Si)气体和掺杂剂气体来形成第二多晶硅层和第一多晶硅层中的每一个。在形成第二多晶硅层时使用的硅(Si)气体的量优选地比在形成第一多晶硅层时使用的硅(Si)气体的量更小。