[发明专利]半导体器件结构和制作该半导体器件结构的方法

说明书

技术领域

本发明涉及半导体制造工艺，更特别地涉及硅氧化物氮化物氧化物硅（SONOS）非易失性存储器的半导体器件结构和制作该半导体器件结构的方法。

背景技术

通常，Flash存储器件有两种结构：一种是浮栅（floating gate）结构，这也是一直以来的主流结构；另一种是电荷能陷储存（Charge-Trapping Flash，CTF）结构，SONOS（硅-氧化物-氮化物-氧化物-硅）属于后者。

随着市场对Flash存储器件集成度要求的不断提高, 制程尺寸不断缩小，浮栅的厚度至45nm已近乎极限，难以再缩小，同时传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。

因此，在45nm工艺以下, 半导体业界将焦点重新投注在过往较少用的CTF结构上。CTF结构有机会再缩小尺寸，因此普遍认为,基于多晶硅浮栅结构的传统Flash技术势必会被新一代的CTF结构的存储器件所取代。

最近，随着非挥发性存储器件尺寸的不断缩小，基于绝缘性能优异的氮化硅的SONOS非易失性存储器件，以其相对于传统多晶硅浮栅存储器更强的电荷存储能力，易于实现小型化和工艺简单等特性而重新受到重视。SONOS结构存储器是用硅(基底)-隧穿氧化硅-氮化硅-阻挡氧化硅(Blocking Oxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon, SONOS)栅堆层替代了传统的Flash存储器件中的浮栅结构，是一种电荷陷阱型存储器。由于它在结构和工艺技术上与传统Flash最为接近，因此SONOS结构存储器成为最有可能在短时间内有效取代传统Flash的存储器。

与传统的浮栅结构技术不同，SONOS结构在氮化物层的深阱中局部存储电荷，这可较好地保持电荷且没有漂移位和浮栅间的耦合。此外，当沟道热载流子注入用于编程时，SONOS结构能实现每单元2-bit功能，bit密度能大大提高。

除了小的器件尺寸外，SONOS还具有很多优势，如良好的耐久性，低的操作电压和低功率，工艺过程简单并与标准COMS工艺兼容等。

图1是传统的SONOS存储器的剖面图。其包括P型半导体衬底101、源区102、漏区103和沟道区104。源区102和漏区103用n-型杂质离子掺杂。沟道区104配置在源区102和漏区103之间。在P型半导体衬底101的沟道区104上形成栅叠加。栅叠加包括依次堆叠的隧道氧化层108、氮化硅层107、阻挡氧化层106、和栅电极105。隧道氧化层108与源区102和漏区103接触。氮化硅层107具有预定密度的陷阱点。从而，当预定电压施加于栅电极105时，已经通过隧道氧化层108的电子俘获在氮化硅层107中的陷阱点。隧道氧化层108和阻挡氧化层106可以由二氧化硅形成。阻挡氧化层106防止在陷阱点俘获电子时电子移动到栅电极105中。

在这种传统的SONOS存储器结构中，阈值电压随电子是否俘获在氮化硅层107的陷阱点中而变化。通过利用该特征，SONOS存储器可以储存并读出数据。SONOS是以氮化硅(Si₃N₄)作为电荷捕获层来取代传统以多晶硅来储存电荷的浮栅极元件。

然而，该传统SONOS存储器不仅需要很长时间擦除数据，而且具有较短的保留时间，即，它不能长时间保有存储数据。

此外，当隧道氧化层108和阻挡氧化层106由二氧化硅组成时，SONOS存储器需要约10V的高驱动电压，从而妨碍存储器的高集成度。

氮化硅层107因为有大量的陷阱而作为电荷存储介质，其中接近隧道氧化层108部分的电荷比较容易反向遂穿进入P型半导体衬底，这会使SONOS存储器的数据保存能力退化；而接近阻挡氧化层106分布的电荷也会发生遂穿而进入栅电极105，从而影响写入/擦除后的阈值电压窗口大小。

因此，需要提供一种方法，对现有的半导体器件结构的制作方法进行改进，改善半导体器件结构的性能和效果，从而提高半导体器件的质量。在提高SONOS存储器的数据保存能力的同时，也可以提高写入/擦除后的阈值电压窗口，即降低编程电压，同时仍保持数年的数据记忆时间。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。