[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，且特别是涉及一种具有热电冷却机制的半导体装置。

背景技术

未来封装制作工艺的趋势将朝向高功率、高密度、低成本、轻、薄、短、小等高精密度制作工艺发展，而三维堆叠式芯片(3D stacked IC)的技术便是以此为目的，其中最严重的挑战之一就是热的问题。三维堆叠式芯片内局部高温区的形成与热点(hot spot)，造成温度与应力集中现象并衍生热应力问题，进而影响其产品可靠度，成为三维堆叠式芯片技术的瓶颈。根据研究指出，热点问题会造成芯片的散热需求大幅提升，使得散热元件的热阻值需要更为降低，甚至高达2～3倍，造成严重的散热效率不足的问题。然而，三维堆叠式芯片中所面临的散热效率不足的问题更为严重。由于芯片堆叠时发热密度提高，所以单位面积所产生的热量也加大。因此，如何在三维堆叠式芯片内细微的尺度中将芯片产生的热迅速导出是很重要的议题。

利用热电半导体材料制作的热电元件由于不需使用任何液体、气体作为冷却剂，且具有可连续工作、无污染、无动件、无噪音、寿命长、且体积小重量轻等优点。因此此种热电元件被广泛的应用在冷却或加热装置上。然而，传统热电元件体积较大，且需独立的供电线路，因此仅能附加在三维堆叠式芯片的外部，仍然难以有效地帮助内部的高温区进行散热。

发明内容

本发明的目的在于提供一种半导体装置，可解决高密度封装元件的散热效率不足的问题。

本发明的半导体装置包括一硅基板、多个硅纳米线束、一第一线路层以及一第二线路层。硅基板具有相对的一第一表面与一第二表面及多个贯孔。这些硅纳米线束分别配置于这些贯孔。第一线路层配置于第一表面并电连接硅纳米线束。第二线路层配置于第二表面并电连接硅纳米线束。

基于上述，在本发明的半导体装置中，利用直接形成在硅基板内的硅纳米线束构成热电冷却机制，易于对三维堆叠式芯片内部的高温区散热。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是本发明一实施例的半导体装置的剖示图；

图2A至图2G说明形成硅纳米线束与穿硅通孔的制作工艺；

图3是本发明另一实施例的半导体装置的示意图；

图4是本发明再一实施例的半导体装置的示意图；

图5是本发明又一实施例的半导体装置的示意图；

图6是本发明另一实施例的半导体装置的示意图；

图7是本发明再一实施例的半导体装置的示意图；

图8是本发明又一实施例的半导体装置的示意图。

主要元件符号说明

100、200、300、400、500、600、700：半导体装置

110、320、710：硅基板

112：第一表面

114：第二表面

116、P12、P14：贯孔

120：硅纳米线束

122：纳米银粒子

130：第一线路层

140：第二线路层

150：绝缘填充材

160、312、322、712：穿硅通孔

170：集成电路单元

180：绝缘层

L10、L12：二氧化硅层

50：承载基板

210、310：芯片

212、222、224、232、314、316、324、326：线路层

220：有机载板

230：电路板

240：凸块

328：导线

510：底胶材

610：散热片

612：导热件

714：重布线路

具体实施方式

图1是本发明一实施例的半导体装置的剖示图。请参照图1，本实施例的半导体装置100包括一硅基板110、多个硅纳米线束120、一第一线路层130以及一第二线路层140。硅基板110具有相对的一第一表面112与一第二表面114及多个贯孔116。每个硅纳米线束120配置于一个贯孔116。第一线路层130配置于第一表面112并电连接硅纳米线束120。第二线路层140配置于第二表面114并电连接硅纳米线束120。