[发明专利]芯片封装体及其制作方法

权利要求书

1.一种芯片封装体，包括：

芯片，具有基板及导电垫结构，该芯片具有上表面和下表面；

上盖层，覆盖该芯片的上表面；

间隔层，介于该上盖层与该芯片之间，并覆盖设置于该芯片上的该导电垫结构；

导电通道，电性连接该导电垫结构；以及

遮光层，设置于该上盖层与该间隔层之间，其中该遮光层与该间隔层具有重叠部分，其中该重叠部分的最大值为该间隔层宽度的二分之一。

2.如权利要求1所述的芯片封装体，其中该基板还包括元件区，由该间隔层所围绕。

3.如权利要求2所述的芯片封装体，其中该间隔层于该基板与该上盖层之间形成空穴，且该遮光层部分延伸至该空穴中。

4.如权利要求3所述的芯片封装体，其中该元件区与该遮光层之间具有水平间距。

5.如权利要求4所述的芯片封装体，其中该水平间距介于2μm至100μm之间。

6.如权利要求4所述的芯片封装体，其中该水平间距介于5μm至40μm之间。

7.如权利要求1所述的芯片封装体，其中该重叠部分的最小值为5μm。

8.如权利要求1所述的芯片封装体，其中该遮光层包括黑光致抗蚀剂、抗反射涂料或金属材料。

9.如权利要求1所述的芯片封装体，其中该芯片和该间隔层之间还包括粘着层。

10.一种芯片封装体的制造方法，包括下列步骤：

提供上盖层及包括至少一芯片的晶片；

于该上盖层上形成遮光层图案；

通过间隔层粘结该上盖层与该晶片上表面，其中该间隔层覆盖设置于该芯片上的至少一导电垫，其中该遮光层图案与该间隔层具有重叠部分，其中该重叠部分的最大值为该间隔层宽度的二分之一；

从该晶片的下表面形成导电通道以电性连接该导电垫；以及

实施切割步骤，以分离该晶片形成封装后的各该芯片。

11.如权利要求10所述的芯片封装体的制造方法，其中该间隔层于该芯片与该上盖层之间形成空穴，且该遮光层图案部分延伸至该空穴中。

12.如权利要求11所述的芯片封装体的制造方法，其中该间隔层所围区域包括元件区，其与该遮光层图案之间具有水平间距。

13.如权利要求10所述的芯片封装体的制造方法，其中该遮光层图案包括黑光致抗蚀剂、底层抗反射涂料或金属材料。