[发明专利]阵列基板及其形成方法

权利要求书

1.一种阵列基板的形成方法，包括：

形成一第一导电层于一基板上；

形成一第一光阻层于该第一导电层上；

以一第一多段式调整掩模进行一光刻工艺，图案化该第一光阻层以形成一第一无光阻区域、一第一薄层光阻图案、及一第一厚层光阻图案；

蚀刻对应该第一无光阻区域的该第一导电层，形成一栅极、与该栅极相连的一栅极线、一共通电极线、及一底导线，其中该第一薄层光阻图案位于该栅极、该栅极线、该共通电极线、及该底导线的走线区域上，且该第一厚层光阻图案位于该底导线的接触区域上；

灰化该第一薄层光阻图案，露出该栅极、该栅极线、该共通电极线、及该底导线的走线区域；

选择性沉积一绝缘层于该基板、该栅极、该栅极线、该共通电极线、及该底导线的走线区域上；

选择性沉积一半导体层于该绝缘层上；

移除该第一厚层光阻图案；以及

形成一第二导电层于该半导体层与该底导线的接触区域上。

2.如权利要求1所述的阵列基板的形成方法，其特征在于，更包括：

形成一第二光阻层于该第二导电层上；

以一第二多段式调整掩模进行一光刻工艺，图案化该第二光阻层以形成一第二无光阻区域、一第二薄层光阻图案、一第二次厚层光阻图案、及一第二厚层光阻图案；

移除对应该第二无光阻区域的该第二导电层及该半导体层，形成一数据线、连接至该数据线的一导电图案、一通道层、一顶导线、及一上电极，其中该数据线与该栅极线垂直相交以定义一像素区，该顶导线连接至该底导线，该通道层夹设于该导电图案与该栅极之间，且该上电极覆盖部分该共通电极线以定义一储存电容；

其中该第二薄层光阻图案对应该栅极的中心部分，且该第二次厚层光阻图案对应导电图案的两侧、该数据线、该上电极、及该顶导线；

灰化该第二薄层光阻图案，露出该栅极中心部分上的该导电图案；

移除露出的该导电图案，露出栅极中心部分上的该通道层并形成一源极/漏极，其中该第二厚层光阻图案对应部分该漏极与部分该上电极；

灰化该第二次厚层光阻图案，露出该源极/漏极、该数据线、该上电极、及该顶导线；

选择性沉积一保护层于该第二厚层光阻图案以外的所有区域上；以及

灰化该第二厚层光阻图案，露出部分该漏极与部分该上电极。

3.如权利要求2所述的阵列基板的形成方法，其特征在于，更包括形成一像素电极图案于该像素区的保护层上，且该像素电极图案连接至露出的部分该漏极与部分该上电极，其中形成该像素电极图案的步骤包括：

形成一光阻图案覆盖该像素区以外的区域上；

选择性沉积该像素电极图案于该像素区上；以及

移除该光阻图案。

4.如权利要求2所述的阵列基板的形成方法，其特征在于，更包括形成一像素电极图案于该像素区的保护层上，且该像素电极图案连接至露出的部分该漏极与部分该上电极，其中形成该像素电极图案的步骤包括：

形成一导电层于该像素区与像素区以外的区域上；

形成一光阻图案覆盖该像素区的该导电层；

移除像素区以外的区域的该导电层，形成该像素电极图案；以及

移除该光阻图案。