[发明专利]阵列基板及其形成方法

说明书

技术领域

本发明是关于液晶显示器的工艺，尤其是关于其阵列基板的形成方法。

背景技术

目前制作液晶显示器的阵列基板一般需要多达四至五道的光刻工艺，即需四至五道掩模。若是要采用三道掩模工艺，则需利用举离(Lift-off)工艺。在举离工艺中，先形成光阻图案作为镀膜牺牲层。接着形成镀膜于光阻上及未被光阻图案覆盖的区域上，再将基板浸置于去光阻液。随着光阻图案去除，可一并将位于光阻图案上的镀膜剥离，达到节省掩模的工艺目的。然而一般TFT量产设备并不适合让含有光阻的基板进入沉积腔体进行工艺，且剥离后的镀膜亦容易回粘至基板阵列上形成缺陷。另一方面，光阻上的镀膜可能会悬浮于去光阻液中，造成去光阻液输送管线的塞管现象。

综上所述，阵列基板的三道掩模工艺目前亟需新的工艺方法，在不增加掩模数目的前提下取代现有的举离工艺。

发明内容

本发明一实施例提供一种阵列基板的形成方法，包括形成第一导电层于基板上；形成第一光阻层于第一导电层上；以第一多段式调整掩模进行光刻工艺，图案化第一光阻层以形成第一无光阻区域、第一薄层光阻图案、及第一厚层光阻图案；蚀刻对应第一无光阻区域的第一导电层，形成栅极、与栅极相连的栅极线、共通电极线、及底导线，其中第一薄层光阻图案位于栅极、栅极线、共通电极线、及底导线的走线区域上，且第一厚层光阻图案位于底导线的接触区域上；灰化第一薄层光阻图案，露出栅极、栅极线、共通电极线、及底导线的走线区域；选择性沉积绝缘层于基板、栅极、栅极线、共通电极线、及底导线的走线区域上；选择性沉积半导体层于绝缘层上；移除第一厚层光阻图案；以及形成第二导电层于半导体层与底导线的接触区域上。

本发明另一实施例提供一种阵列基板的形成方法，包括形成栅极、与栅极相连的栅极线、及共通电极线于基板上；沉积绝缘层于基板、栅极、栅极线、及共通电极线上；沉积半导体层于绝缘层上；沉积导电层于半导体层上；形成光阻层于导电层上；以多段式调整掩模进行光刻工艺，图案化光阻层以形成无光阻区域、薄层光阻图案、次厚层光阻图案、及厚层光阻图案；移除对应无光阻区域的导电层及半导体层，形成数据线、连接至数据线的导电图案、通道层、及上电极，其中数据线与栅极线垂直相交以定义像素区，通道层夹设于导电图案与栅极之间，且上电极覆盖部分共通电极线以定义储存电容；其中薄层光阻图案对应导电图案的中心部分，且第二次厚层光阻图案对应导电图案的两侧、数据线、及上电极；灰化薄层光阻图案，露出导电图案的中心部分；移除露出的导电图案的中心部分以形成源极/漏极，并露出栅极中心部分上的通道层，其中厚层光阻图案对应部分漏极及部分上电极；灰化次厚层光阻图案，露出源极/漏极、数据线、及上电极；选择性沉积保护层于厚层光阻图案以外的所有区域上；灰化厚层光阻图案，露出部分漏极与部分上电极；以及形成像素电极图案于该像素区的保护层上，且像素电极图案连接至露出的部分漏极与部分上电极。

本发明又一实施例提供一种阵列基板的形成方法，包括形成导电层于基板上；形成光阻层于导电层上；以多段式调整掩模进行光刻工艺，图案化光阻层以形成无光阻区域、薄层光阻图案、及厚层光阻图案；蚀刻对应无光阻区域的导电层，形成底导线，其中薄层光阻图案位于底导线的走线区域上，且厚层光阻图案位于底导线的接触区域上；灰化薄层光阻图案，露出底导线的走线区域；选择性沉积绝缘层于基板及底导线的走线区域上；选择性沉积半导体层于绝缘层上；移除厚层光阻图案，露出底导线的接触区域；形成顶导线于半导体层上，且顶导线连接至底导线的接触区域上；移除未被顶导线覆盖的半导体层；以及形成保护层于绝缘层与顶导线上。

本发明再一实施例提供一种阵列基板，包括底导线，位于基板上；绝缘层，位于底导线及基板上，且该绝缘层具有开口露出部分底导线；顶导线，位于绝缘层上且经由开口直接接触底导线；以及保护层，位于顶导线及基板上；其中顶导线与绝缘层之间夹设半导体层。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A-1C、3A-3H、5A、及5C-5G本发明一实施例中，形成阵列基板的显示区的工艺剖视图；

图1D、3I、及5B本发明一实施例中，形成阵列基板的显示区的工艺上视图；

图2A-2E及4A-4E本发明一实施例中，形成阵列基板的外围走线区的工艺剖视图；以及

图1E、图2F及4F本发明一实施例中，形成阵列基板的外围走线区的工艺剖视图。

主要元件符号说明：

A-A’、B-B’～音面线；

10～基板；