[发明专利]带有预放大器的互补循环折叠增益自举运算放大器电路

权利要求书

1.一种带有预放大器的互补循环折叠增益自举运算放大器电路，其特征在于，包括：预放大器电路，P型互补输入支路以及N型互补输入支路，其中：

所述预放大器电路包括第一NMOS晶体管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4，和第五NMOS管N5，其中：

第五NMOS管N5源极接地，栅极接N型第一偏置电压Vbn1；第一NMOS管N1的栅极接第一全差分信号VINN；第二NMOS管N2的栅极接第二全差分信号VINP；该第一NMOS管N1的源极与第二NMOS管N2的源极相连后接所述第五NMOS管N5的漏极；第三NMOS管N3、第四NMOS管N4两者的栅极相连后接N型第零偏置电压Vbn0，两者的漏极相连后接电源电压VDD；

所述P型互补输入支路包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，其中：该第一PMOS管P1、第二PMOS管P2两者的栅极连接后接所述第一全差分信号VINN；该第三PMOS管P3、第四PMOS管P4两者的栅极连接后接所述第二全差分信号VINP；

所述N型互补输入支路包括：第十六NMOS管N16、第十七NMOS管N17、第十八NMOS管N18和第十九NMOS管N19，其中：第十六NMOS晶体管N16、第十七NMOS管N17两者的栅极互连后接所述第一全差分信号VINN；第十八NMOS管N18、第十九NMOS管N19两者的栅极互连后接所述第二全差分信号VINP。

2.如权利要求1所述的电路，其特征在于，所述电路还包括：与所述P型互补输入支路相连的P型偏置电压晶体管部分、P型偏置尾电流晶体管对部分、P型共源共栅晶体管部分以及和所述P型共源共栅晶体管部分相连的第一运算放大器；其中，

所述P型偏置电压晶体管部分包括第五PMOS管P5，所述第五PMOS管P5的源极接所述电源电压VDD，栅极接P型第一偏置电压Vbp1，漏极同时与所述第一到第四共四个PMOS管P1～P4的源极相连；

所述P型偏置尾电流晶体管部分包括：第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管M9，其中：所述第六到第九共四个NMOS管N6～N9的源极都接地；所述第六NMOS管N6、第七NMOS管N7两者的栅极互连后接所述第三PMOS管P3的漏极；所述第八NMOS管N8、第九NMOS管N9两者的栅极互连后接所述第二PMOS管P2的漏极；所述第六NMOS管N6、第一PMOS管P1两者的漏极相连；

所述P型共源共栅晶体管对部分包括：第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12和第十三NMOS管N13，其中：第十NMOS管N10的源极与所述第六NMOS管N6的漏极相连，第十一NMOS管N11的源极与所述第九NMOS管N9的漏极相连，第十二NMOS管N12的源极和所述第七晶体管N7的漏极相连，第十三NMOS管N13的源极和所述第八NMOS管N8的漏极相连，第十二NMOS管N12的漏极和所述第三PMOS管P3的漏极相连，第十三NMOS管N13的漏极和所述第二PMOS管P2的漏极相连，第十二NMOS管N12、第十三NMOS管N13两者的栅极互连后接N型第二偏置电压Vbn2；

所述第一运算放大器的电源电压正端接所述第六PMOS管P6的漏极，电源电压负端接所述第九PMOS管P9的漏极，正输出端将第一输出信号POUTP至所述第十五PMOS管P15的栅极，负输出端输出第二输出信号POUTN至所述第十四PMOS管P14的栅极，第一偏置电压端PVCM接N型偏置电压。

3.如权利要求1所述的电路，其特征在于，所述电路还包括：

与所述N型互补输入支路相连的N型偏置电压晶体管部分、N型偏置尾电流晶体管部分、N型共源共栅晶体管部分以及和所述N型共源共栅晶体管部分相连的第二运算放大器；

所述N型偏置电压晶体管部分包括第二十NMOS管N20，所述第二十NMOS管N20的源极接地，漏极同时与所述第十六到第十九共四个NMOS管N16～N19的源极相连，该第二十NMOS管N20的栅极接共模控制信号VCMFB；

所述N型偏置尾电流晶体管部分包括：第六PMOS管P6、第七PMOS管P7、第八PMOS管P8和第九PMOS管P9，其中，第六至第九共四个PMOS管P6～P9的各源极互连后接所述电源电压VDD；第六PMOS管P6、第七PMOS管P7两者的栅极互连后接所述第十八NMOS管N18的漏极；第八PMOS管P8、第九PMOS管P9两者的栅极互连后接所述第七NMOS管N7的漏极；第六PMOS管P6的漏极、第十六MOS管N16两者的漏极相连；第九PMOS管P9、第十九NMOS管N19两者的漏极相连；

所述N型共源共栅晶体管部分包括：第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、和第十五PMOS管P15，其中，第十二PMOS管P12、第十三PMOS管P13两者的栅极互连后接P型第二偏置电压Vbp2；第十二PMOS管P12的源极与第七PMOS管P7的漏极相连，而该第十二PMOS管P12的漏极与所述第十八NMOS管N18的漏极相连，第十三PMOS管P13的源极与第八PMOS管P8的漏极相连，该第十三PMOS管P13的漏极与所述第十七NMOS管N17的漏极相连，第十四PMOS管P14的源极与第六PMOS管P6的漏极相连，而该第十四PMOS管P14的漏极与所述第十NMOS管N10的漏极相连后输出第一差分信号VOUTP，第十五PMOS管P15的源极与第九PMOS管P9的漏极相连，而该第十五PMOS管P15的漏极与所述第十一NMOS管N11的漏极相连后输出第二差分信号VOUTN；

所述第二运算放大器的电源电压负端接第十一NMOS管N11的源极，电源电压正端接第十NMOS管N10的源极，正输出端输出第三输出信号NOUTP至所述第十一PMOS管P11的栅极，而负输出端输出第四输出信号NOUTN至第十NMOS管N10的栅极，第二偏置电压端NVCM接P型偏置电压。